SEMICONDUCTOR DEVICE

Patent number:

JP2003152096

Publication date:

2003-05-23

Inventor:

SUGANO YUSUKE; MIZUNO HIROYUKI; YANAGISAWA KAZUMASA

HITACHI LTD **Applicant:**

Classification:

H03K3/356; H03K19/0185; H03K3/00; H03K19/0185; (IPC1-7): H01L21/8234; H01L21/82; H01L21/822; H01L27/04; H01L27/088; H03K19/0185 - international:

H03K3/356G2: H03K19/0185B4 - european:

Application number: JP20020165059 20020606

Priority number(s): JP20020165059 20020606; JP20010262659 20010831

Also published as:


US6700429 (B2)

US2003042965 (A1)

Report a data error here

Abstract of JP2003152096

PROBLEM TO BE SOLVED: To provide a circuit which converts a signal level fast even when an amplitude difference of level conversion is large. SOLUTION: A semiconductor device includes a differential level converting circuit which receives a 1st signal and outputs a 2nd signal having a larger amplitude. The differential level converting circuit has a 1st MISFET couple (MN1-2) for receiving the 1st signal, a 2nd MISFET couple (MN3-4) for dielectric strength relaxation for the 1st MISFET couple. and a 3rd MISFET couple (MP1-2) which latch the 2nd signal to be outputted and has cross-coupled gates. The film thickness of the gate insulating films of the 2nd and 3rd MISFET couples is made larger than that of the 1st MISFET couple, and the threshold voltages of the 2nd and 1st MISFET couples are made smaller than that of the 3rd MISFET couple. Consequently, even when the amplitude difference of the level conversion is >=4 times, or larger, high-speed level conversion can be performed.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-152096 (P2003-152096A)

(43)公開日 平成15年5月23日(2003.5.23)

(51) Int.Cl. ⁷		酸別記号		FΙ				Ť	-マコード(参考)
H01L	21/8234			H 0	1 L	27/08		1. 0 2 J	5 F O 3 8
	21/82					21/82		P	5 F 0 4 8
	21/822			H0	3 K	19/00		101E	5 F 0 6 4
	27/04			H 0	1 L	27/04		Λ	5 J 0 5 6
	27/088					27/08		1. 0 2 C	
			審査請求	未前求	請又	R項の数21	OL	(全 % 頁)	最終頁に続く

(21) 出顧番号 特顧2002-165059(P2002-165059)

(22) 出顧日 平成14年6月6日(2002.6.6)

(31) 優先権主張番号 特顧2001-262659 (P2001-262659) (32) 優先日 平成13年8月31日 (2001.8.31)

(33)優先権主張国 日本(JP)

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 菅野 雄介

東京都国分寺市東恋ケ窪一丁目280番地

株式会社日立製作所中央研究所内

(72)発明者 水野 弘之

東京都国分寺市東恋ケ窪一丁目280番地

株式会社日立製作所中央研究所内

(74)代理人 100075096

弁理士 作田 康夫

最終頁に続く


(54) 【発明の名称】 半導体装置

(57)【要約】

【課題】レベル変換の振幅差が大きい場合にも高速に信号レベルを変換する回路を提供することを目的とする。 【解決手段】第1信号を受けて、それよりも大きな振幅の第2信号を出力する差動型レベル変換回路を含む半導体装置であって、前記差動型レベル変換回路は、前記第1信号を受けるための第1MISFET対(MN1-2)と、前記第1MISFET対に対する耐圧緩和のための第2MISFET対(MN3-4)と、出力すべき前記第2信号をラッチするためのものであって、交差結合されたゲートを持つ第3MISFET対(MP1-2)とを有し、前記第2及び第3MISFET対のゲート絶縁膜の膜厚を前記第1MISFET対よりも厚くし、前記第2及び第1MISFET対のしきい値電圧を前記第3MISFET対よりも小さくする。

【効果】レベル変換の振幅差が4倍以上にも大きいような場合でも、高速なレベル変換が行える。

図1



【特許請求の範囲】

【請求項1】第1信号を受けて、前記第1信号よりも大きな振幅の第2信号を出力する差動型レベル変換回路を含む半導体装置であって、

前記差動型レベル変換回路は、

前記第1信号を受けるための第1MISFET対と、 前記第1MISFET対に対する耐圧緩和のための第2 MISFET対と、

出力すべき前記第2信号をラッチするためのものであって、交差結合されたゲートを持つ第3MISFET対とを有し、

前記第2MISFET対のゲート絶縁膜の膜厚は、前記第1MISFET対のゲート絶縁膜の膜厚よりも厚く、前記第3MISFET対のゲート絶縁膜の膜厚は、前記第1MISFET対のゲート絶縁膜の膜厚よりも厚く、前記第2MISFET対のしきい値電圧の絶対値は、前記第3MISFET対のしきい値電圧の絶対値よりも小さく

前記第1MISFET対のしきい値電圧の絶対値は、前記第3MISFET対のしきい値電圧の絶対値よりも小さい半導体装置。

【請求項2】請求項1において、前記第2MISFET 対の絶縁膜及び前記第3MISFET対の絶縁膜は同じ 第1工程で形成され、前記第1MISFET対の絶縁膜 は他の第2工程で形成される半導体装置。

【請求項3】請求項1において、

前記第1信号は、第1電位をロウレベルとし第2電位を ハイレベルとする信号であって、

前記差動型レベル変換回路は、

前記第1信号を受けて、前記第2電位よりも高い電位の 第3信号を形成して前記第2MISFET対の一方のM ISFETのゲートに供給する第1昇圧回路と、

前記第1信号を反転した位相を持つ相補第1信号を受けて、前記第2電位よりも高い電位の第4信号を形成して前記第2MISFET対の他方のMISFETののゲートに供給する第2昇圧回路とを更に有する半導体装置。

【請求項4】請求項1において、前記第2MISFET対は、前記第1MISFET対と前記第3MISFET対の間に挿入されている半導体装置。

【請求項5】請求項1において、前記第1MISFET 対のゲート絶縁膜は、2酸化シリコンよりも誘電率の高 い高誘電率絶縁膜である半導体装置。

【請求項6】請求項1において、前記差動型レベル変換回路は、第1差動出力及び第2差動出力から前記第2信号を出力し、前記半導体装置は、前記第1及び第2差動出力のうち早く遷移した方の信号を出力するレベル遷移検出回路をさらに有する半導体装置。

【請求項7】請求項6において、前記レベル遷移検出回路は、RSフリップフロップ回路とインバータとORゲートとNANDゲートを含み、

前記第1差動出力が前記RSフリップフロップの第1入 カノードと前記インバータに入力され、

前記第2差動出力が前記RSフリップフロップの第2入 カノードと前記ORゲートの第1入力ノードに入力さ れ

前記RSフリップフロップの出力が前記ORゲートの第 2入力ノードに入力され、

前記ORゲートの出力と前記インバータの出力が前記NANDゲートへ入力される半導体装置。

【請求項8】請求項6において、前記レベル遷移検出回路は、RSフリップフロップ回路とNANDゲートとDフリップフロップとを含み、

前記第1差動出力が前記RSフリップフロップの第1入 カノードに入力され、

前記第2差動出力が前記RSフリップフロップの第2入 カノードに入力され、

前記第1差動出力を反転した信号が前記NANDゲート の第1入力ノードに入力され、

前記第2差動出力を反転した信号が前記NANDゲート の第2入力ノードに入力され、

前記NANDゲートの出力がクロックとして前記Dフリップフロップに入力され、

前記RSフリップフロップの出力がデータとして前記Dフリップフロップに入力される半導体装置。

【請求項9】請求項1において、

前記第1信号は、第1電位をロウレベルとし第2電位を ハイレベルとする信号であり、

前記第2信号は、前記第1電位をロウレベルとし第3電位をハイレベルとする信号であって、

前記差動型レベル変換回路は、第1差動出力及び第2差動出力から前記第2信号及び前記第2信号を反転した位相を持つ相補第2信号をそれぞれに出力し、

前記半導体装置は、前記第1及び第2差動出力を受けて前記第1電位よりも電位の低い第4電位と前記第3電位との間に振幅を持つ第3信号を出力するための第2レベル変換回路を更に有する半導体装置。

【請求項10】請求項1において、前記第1MISFE T対と前記第2MISFET対はN型MISFETであ り、前記第3MISFET対はP型MISFETである 半導体装置。

【請求項11】第1信号を受けて、前記第1信号よりも 大きな第2信号を出力する差動型レベル変換回路を含む 半導体装置であって、

前記差動型レベル変換回路は、

前記第1信号を受けるための第1MISFET対と、 前記差動MISFET対に対する耐圧緩和のための第2

MISFET対と、

出力すべき前記第2信号をラッチするためのものであって、交差結合されたゲートを持つ第3MISFET対とを有し、

前記第2MISFET対及び第3MISFET対は、前 記第1MISFET対よりも耐圧が大きく、

前記第2MISFET対のしきい値電圧の絶対値は前記第3MISFET対のしきい値電圧の絶対値よりも小さく

前記第1MISFET対のしきい値の絶対値は前記第3 MISFET対のしきい値電圧の絶対値よりも小さい半 導体装置

【請求項12】第1電位と第2電位との間の振幅を持つ 第1信号を受けて、前記第1電位と第3電位との間の振幅を持つ前記第1振幅よりも大きな第2信号を出力する レベル変換回路を含む半導体装置であって、

前記レベル変換回路は、前記第1電位と前記第3電位の間に直列にソースドレイン経路が接続された第1MISFET、第2MISFET、第3MISFET、及び第4MISFETと、前記第1電位と前記第3電位の間に直列にソースドレイン経路が接続された第5MISFET、第6MISFET、第7MISFET、及び第8MISFETとを有し、

前記第1及び第3MISFETのゲートには前記第1信号が供給され、

前記第5及び第7MISFETのゲートには前記第1信号を反転した位相を持つ相補第1信号が供給され、

前記第4MISFETのゲートは前記第7MISFETのドレインに結合され、

前記第8MISFETのゲートは前記第3MISFETのドレインに結合され、

前記第3MISFETのドレインは前記第2信号を出力 する第1差動出力であり、

前記第7MISFETのドレインは前記第2信号を反転 した位相を持つ相補第2信号を出力する第2差動出力で あり、

前記第1及び第5MISFETのそれぞれは、第1導電型で第1膜厚のゲート絶縁膜を持ち、

前記第3、第4、第7、及び第8MISFETのそれぞれは、第2導電型で前記第1膜厚よりも厚い膜厚のゲート絶縁膜を有し、

前記第2及び第6MISFETのそれぞれは、前記第1 膜厚よりも厚い膜厚のゲート絶縁膜を有し、かつ前記第 3、第4、第7、及び第8MISFETのしきい値電圧 の絶対値よりも小さなしきい値電圧の絶対値を有する半 導体装置。

【請求項13】請求項12において、前記第2及び第6 MISFETのそれぞれは、第1導電型である半導体装置。

【請求項14】請求項12において、前記第1及び第5 MISFETのゲート絶縁膜は第1の作成工程で形成され、前記第2から第4、及び第6から第8MISFET のゲート絶縁膜は前記第1の作成工程とは異なった第2 の作成工程で形成される半導体装置。 【請求項15】請求項12において、前記レベル変換回路は、ゲートに前記第1信号が供給されソースに前記第2電位が供給されそのドレインが前記第1MISFETのドレインに接続された第9MISFETと、ゲートに前記相補第1信号が供給されソースに前記第2電位が供給されそのドレインが前記第5MISFETのドレインに接続された第10MISFETとを含み、

前記第2MISFETのゲートには前記第1信号が供給され、

前記第6MISFETのゲートには前記相補第1信号が 供給される半導体装置。

【請求項16】請求項12において、前記レベル変換回路は、前記第3MISFETのドレイン及び前記第7MISFETのドレインの電位を確定するためののスレーブラッチ回路を更に有する半導体装置。

【請求項17】請求項12において、前記半導体装置は、前記レベル変換回路の前段に設けられたリセット回路を有し、

前記リセット回路は、前記第1信号の元となる信号と制 御信号との論理否定積をとった信号を前記第1信号とし て前記レベル変換回路に供給し、

前記制御信号によってそのゲートが制御され、前記制御信号がリセット状態を示す場合に前記レベル変換回路の前記第1差動出力を所定の前記第3電位に固定するための第11MISFETを有する半導体装置。

【請求項18】請求項12において、前記半導体装置は、前記第1MISFET及び第5MISFETのドレインノードの電位を前記第2電位よりも低い電位に保つためのレベル保持回路を有する半導体装置。

【請求項19】請求項12において、前記半導体装置は、前記第1MISFETのドレインと前記第2電位との間にソースドレイン経路が接続されそのゲートが前記第2電位に接続された第11MISFETと、前記第5MISFETのドレインと前記第2電位との間にソースドレイン経路が接続されそのゲートが前記第2電位に接続された第12MISFETとを含むレベル保持回路を有する半導体装置。

【請求項20】請求項13おいて、前記第1導電型はN 型であり、前記第2導電型はP型である半導体装置。

【請求項21】請求項12において、前記半導体装置は、前記レベル変換回路内に電源遮断用の第1スイッチと、前記レベル遷移検出回路の出力を所定の電位に固定するための第2スイッチを含むリセット回路を有し、制御信号がリセット状態を示す場合に、前記第1及び第2スイッチが制御されて、前記レベル変換回路と前記遷移検出回路の電源が遮断されるとともに、前記レベル遷移検出回路の出力が所定の電位に固定されることを特徴

【発明の詳細な説明】

とする半導体装置。

[0001]

【発明の属する技術分野】本発明は、半導体装置そして は半導体集積回路装置内で信号の振幅を変換するレベル 変換回路に関する。

[0002]

【従来の技術】この明細書で参照される文献のリストは 以下の通りであり、文献の参照は文献番号をもってする こととする。[文献1]:特開平6-283979、 [文献2]:特開2000-163960、[文献 3]:特開平9-139663[文献1]の図4には、 ドレインとゲートが交差結合された一対のP型MOSF ET(Q7、Q8)と小さな振幅の相補信号をゲートに 受ける一対のN型MOSFET (Q11, Q12)を含 む従来形のレベル変換回路が記載されている。更に図1 には、図4の回路を改良してN形MOSFETを2段済 みにして(Q1とQ3、またはQ2とQ4)N型MOS FETの耐圧を確保するレベル変換回路が記載される。 【0003】[文献2]の図4(B)には、2段積みの P型MOSFET (Q31とQ32、またはQ33とQ 34)と、2段積みのN型MOSFET(Q35とQ3 6、またはQ37とQ38)とを含むレベル変換回路が 記載される。Q35とQ37のゲートはVPERI電位によ り一定電圧にバイアスされる。ここでVPERIは変換前の 小さな振幅で動作する回路(図4のLOG)の電源電位で ある。このQ35又はQ37により、Q36又はQ38 のドレイン-ソース間に印加される電圧がVPERIに制限 される。同様にQ32又はQ34により、Q32又はQ 33のドレイン-ソース間に印加される電圧がVDD-VPER I(VDD> VPERI)に制限される。

【0004】[文献3]の図1にも、[文献2]の図4 (B)の回路と同様なレベル変換回路(MOSFET1 4~17、及び19~22)が記載されている。 【0005】

【発明が解決しようとする課題】本願発明者等は、本願 に先立ちシステムLSIについて検討を行った。即ち、最 近のシステムLSIにおいては、低消費電力化の要望から 内部動作電圧は低下の一途をたどっている。しかし一方 で、外部のインターフェースの電圧は様々のLSIとの結 合のため従来から用いられている比較的高い標準電圧を 用いる必要があるので、変換する信号間の電源電圧差が 従来に比べて非常に大きくなってきた。このような状況 の元では、従来の高振幅信号の電源電圧用に設計された 高耐圧MOSFETのみで構成されたレベル変換回路で は、信号の変換が困難となることが解った。本願に先立 って発明者らが検討したところ、従来回路では、入力信 号がたとえばVDD=0.75Vといった1V以下の低い値になっ てしまうと、レベル変換回路が動作が困難となることが わかった。もっとも重要な原因は、レベル変換回路のラ ッチを駆動させる入力用N型MOSFETのしきい値電 圧と入力信号の電源電圧の差が小さくなるため、この入 力用N型MOSFETの動作が困難になるのである。

【0006】更に、システムLSIにおいて、最も重要な要望は低消費電力化である。この要望を満たすためにはLSIの内部回路の低電圧化が重要である。しかし、LSIの内部回路の動作電圧を低くすると、外部の比較的高い標準電圧との間で信号授受が難しくなる。本発明は、外部の標準電圧を低くすること無く、内部の電圧を1V以下とし、かつ、高速に信号レベルを変換する回路を提供することである。

【0007】また、システムLSIの低消費電力化のために、MOSの基板電位を制御することが広く行われている。しかし、内部制御回路の動作電圧が低くなることでこの制御が難しくなる。本発明は、内部回路の動作電圧が低くなっても基板制御用の大振幅信号に変換できるレベル変換回路を提供することである。

[0008]

【課題を解決するための手段】本発明の代表的な手段の一例を示せば以下の通りである。即ち、耐圧の異なる2種類の酸化膜厚(Tox)を持つMOSFETをレベル変換回路に用いる。低振幅信号の入力用MOSFETには低い耐圧の相対的に薄いゲート絶縁膜を持つMOSFETを使用し、耐圧緩和MOSFETには、高い電圧の印加に耐えられる相対的に厚いゲート絶縁膜を持つMOSFETを使用するようにする。ここでで耐圧緩和MOSFETは、相対的に低いしきい値電圧とされる。

【〇〇〇9】さらに、低振幅信号が1V以下のような低い値となっても動作するように、耐圧緩和用MOSのゲートを入力信号で一時的にブーストして、変換を援助する回路GBSTと、耐圧緩和用MOSと入力用薄膜N型MOS間のノードを入力用薄膜N型MOSの耐圧に抑える回路LKPを配置すると良い。また、動作電圧の範囲が広くなると、信号の立ち上がり遅延時間と立下り遅延時間がアンバランスとなる。このアンバランスを回避するために遷移検出回路をつけると良い。

[0010]

【発明の実施の形態】以下、本発明の実施例を図面を用いて詳細に説明する。実施例の各ブロックを構成する回路素子は、特に制限されないが、公知のCMOS(相補型MOSトランジスタ)等の集積回路技術によって、単結晶シリコンのような1個の半導体基板上に形成される。

<実施例1>第1図は本発明の具体的な実施例を示す図である。ここで示すレベル変換回路は、信号振幅がたとえばOVからVDD(たとえばO.75V)の間を遷移するような低振幅の信号を、たとえば信号振幅がOVからVDDQ(たとえば3.3V)の間を遷移するような高振幅の信号に変換する。このレベル変換回路は大きく3つの部分で構成される。信号振幅レベルを変換するレベル変換部(LSC)と電源投入時の出力レベルを確定させるリセット部(RSC)、変換後の差動出力のうち早く変換した信号にあわせるレベル遷移検出回路(TD)である。

【0011】この図に示したMOSFETは図2に示したように、ゲート酸化膜の厚さ(Tox)とMOSトランジスタのしきい値によって3種類(導電型の違いを含めると6種類)に区別されている。本願の対象とするFET(電界効果型トランジスタ)のゲート絶縁膜は酸化膜(SiO2:2酸化シリコン)に限定されるものでは無いので一般にはMISFET(Metal Insulator Semiconductor Field EffectTransistor)が含まれるが、最も代表的なMOSFET(Metal OxideSemiconductor Field Effect Transistor)を例に取って説明するため以下MOSと略称で呼ぶことにする。

【0012】図2において、ゲートの記号が細い線で記 されているMOSは、ゲート酸化膜の薄いMOSであり、ゲー トが四角で記述されているMOSは酸化膜厚(ゲート絶縁 膜膜厚)の厚いMOSである。ゲートの酸化膜厚が薄いMOS は、ゲート容量が大きくしきい値電圧が小さいので小型 かつ低電圧で高速動作が可能なMOSであり、ゲート酸化 膜厚の厚いMOSは高い電源電圧でも使用できる高耐圧MOS である。また、ゲートの下のチャネル部分を黒い四角で 書いたものは、しきい値の小さいMOS(以後、低しきい 値MOSとよぶ)であり、ゲート下のチャネル部分が黒く ないのは標準のしきい値を持ったMOS(以後標準しきい 値MOSとよぶ)である。高耐圧のMOSのしきい値電圧はた とえばP型とN型のそれぞれについてVTH1=0.75Vであ り、高耐圧の低しきい値MOSのしきい値電圧はP型とN 型のそれぞれについてVTH2=0.35Vであり、薄膜MOSのし きい値電圧はたとえばP型とN型のそれぞれについてVT H3=0.35Vに設定される。P型MOSとN型MOSのしき い値電圧は、現実の素子としては所定の作成バラツキを 持ってその値が異なるが、設計値としては同じと仮定し ている。ここで、高耐圧のMOS、及び高耐圧の低しきい 値MOSは、P型MOS及びN型MOSの両方が、同一の 工程でその酸化膜が形成される。従ってこれらは同じ膜 厚の相対的に厚い酸化膜を持つこととなる。高耐圧の低 しきい値MOSは、そのチャネル部にイオンインプランテ ーション(チャネルインプラ)により所定種類で所定の 濃度の不純物が導入されることにより、そのしきい値電 圧が低くされる。チャネルインプラは、P型MOSとN 型MOSのそれぞれについて独立に行われる。高耐圧M OSについてもP型MOSとN型MOSのそれぞれにつ いて所望のしきい値電圧を設定するために通常はチャネ ルインプラが行われる。一方、薄膜MOSは、厚膜MOSとは 別の工程でその酸化膜が形成される。薄膜MOSについ ても所望のしきい値電圧を設定するために通常はチャネ ルインプラが行われる。

【0013】図1に戻って、レベル変換部LSCについて述べる。本発明のレベル変換部LSCは、高電圧の印加に耐えられる酸化膜厚の厚いMOSと、低電圧でも高速動作が可能な酸化膜厚の薄いMOSを使い分けて構成することを特徴としている。P型MOS(MP1~MP8)、および、N型M

OS (MN3~MN7)が酸化膜厚の厚いMOSで構成され、P型MO S(MP9、MP10)、および、N型MOS (MN1、MN2) が酸化膜厚 の薄いMOSで構成される。レベル変換部は、負荷を形成 するP型MOS (MP1、MP2) と、信号レベルを変換する際の 電流制御用であるP型MOS (MP3、MP4)と、低振幅の入力 信号を受ける入力用N型MOS (MN1, MN2) と、MN1、MN2へ の最大印加電圧を低く抑えるために設けられた耐圧緩和 用N型MOS (MN3, MN4)とで基本的なラッチ構造を形成す る。本発明では、この耐圧緩和MOSに低しきい値MOSを使 用することが第1の特徴である。更には、入力信号の電 源電圧が低い場合でも、信号振幅のレベル変換が可能と なるように、その耐圧緩和用N型MOS (MN3、MN4)のゲー トを入力信号で昇圧制御する回路(GBST)を有すること を第2の特徴としている。これにより、入力信号の電源 電圧が低くなっても、オン抵抗を十分に低くすることが できる。また、耐圧緩和用N型MOS(MN3、MN4)のリーク 電流によって入力用N型MOS (MN1, MN2)のドレイン電圧 レベルが高電圧側へ上昇してしまうことを抑えるため に、レベル保持回路(LKP)、確定レベル保持回路(S L)をもって構成されている。このレベル変換部は信号 振幅がたとえば1V以下のような低振幅入力信号の遷移を 受けて、ラッチされている高振幅信号を反転させる機能 をもつ。なお、インバータINV1を用いずに構成すること もできるが、その場合は、MP11のドレインをo2に接続す ればよい。この場合、レベル変換部の相補出力o1,o2と 入力INの論理が上述の実施例と異なる以外、基本的な動 作は同様である。

【0014】GBSTは、詳しくは後述するが、入力信号がVDDレベルになることを受けて、あらかじめVDDレベルにあったノード(nd1)をVDD+VDに昇圧する機能をもつ。昇圧電圧VDは、基本的には、耐圧緩和のMOSが十分にオンできる値が変換時の所定の期間得られればよい。LKPは薄膜P型MOS (MP9、MP10)で構成され、そのゲートは常時VDDが印加されているため通常はオフしている。これは、耐圧緩和用MOS (MN3,MN4)で生じるリーク電流の影響でノード(nd1,nd2)が入力用N型MOS(MN1,MN2)の耐圧を超えて高くなることを防いでいる。このためノード(nd3,nd4)は、P型MOSのしきい値をVTHとすると、高々、VDD+VTH程度にしかならない。

【0015】ここで、GBST回路の一実施例の詳細を説明する。GBST1は容量素子C1とプルアップ用P型MOS(MP6)と入力信号に接続されたP型MOS(MP5)で構成されている。この容量素子は、N型MOS等で形成されてもよく、その場合、低しきい値N型MOSを使用することが望ましい。ここで、P型MOS(MP5)はゲートが入力信号でドライブされるので、入力信号がVSSレベル(OV)からVDDレベルへ変化すると、MP5はオフ状態となり、ノードnd1の昇圧レベルが低下してしまうのを防ぐ。MP6はゲートが常にVSSレベルであるので、常にオン状態で使われる。MP6は電源投入時や入力信号が長い間変化しない時に、nd1をV

DDレベルに保つ役目をする。したがって、MP6は必須であるが、MP5は付加することでより高い昇圧電圧が得られる付加的な効果をもたらすものである。MP6、MP5を用いる場合、MP6のゲート幅WをMP5に比べて小さくすると効果的である。

【0016】図3はレベル変換部の主要ノードの波形図 である。この動作波形の期間中において、図1の/RESは ハイレベル (VDDQ=3.3V)に保持されているものとする。 まず、入力信号がVSSレベル(OV)にある場合から説明 する。このときMP6はゲートが常にVSS(OV)であるためオ ン状態にありノードnd1はVDDレベルを維持する。時刻T1 で入力INがVSSレベル(OV)からハイレベル(VDDたと えば1V) に変化すると、入力用N型MOS (MN1) がオンす るとともに、あらかじめVDDレベルにプリチャージされ ている耐圧緩和用N型MOS (MN3) のゲート(nd1)はVDD+DV に昇圧される。ここでDVは容量素子C1の容量とC1に接続 されるMOSの寄生容量等で決まる。耐圧緩和用MOSのゲー トがVDD+DVに昇圧されると耐圧緩和用MOSがより強くオ ンするため、出力ノードo1がVSSレベルに引き下げられ る。同時に、耐圧緩和用N型MOS (MN3)と入力用N型MOS (MN1)との間のノードnd3はVDD+VTHのレベルから0Vへ 引かれる。この一連の動作と並行して、他方の差動入力 対では入力振幅がVDDレベルからVSSレベル(0V)に変 化し入力用N型MOS (MN2)がオフする。この変化を受け て、耐圧緩和用N型MOS (MN4) のゲートはVDDレベルにも どる。このとき、容量結合により耐圧緩和用N型MOS (MN 4)のゲートは、一瞬VDDレベルより低くなり耐圧緩和用 N型MOS (MN4)をより強くオフするとともに、入力用N型 MOS (MN2) がオフする。耐圧緩和用N型MOS (MN4)と入力 用N型MOS (MN2)がそれぞれオフとなると、ノード (nd4)は 高抵抗状態になる。このとき、耐圧緩和用MOSのしきい 値が小さいためオフ時のリーク電流が多く、ノードnd4 が徐々にVDDQレベルへ上昇してしまう恐れがある。しか し、レベル保持回路 (LKP) のPMOSによって最終的にVDD +VTHのレベルを保持するため、入力用の薄膜N型MOSへの 最大印加電圧は高々VDD+VTH程度に抑えられる。したが って、入力用N型MOS (MN2)がオフし、差動入力対側のN 型MOS(MN1)がオンすることで、出力ノードo2は徐々に高 電圧(VDDQたとえば3.3V)レベルになる。

【0017】次に、入力がVDDレベルからVSSレベル(0V)になる場合を説明する。このときMP6はゲートが常にVDDであるためオン状態にありノードnd1はVSSレベルを維持する。時刻T1で入力がVDDレベルからVSSレベルに変化すると、入力用N型MOS (MN2)がオンするとともに、あらかじめVDDレベルにプリチャージされている耐圧緩和用N型MOS (MN4)のゲート(nd2)はVDD+DVに昇圧される。ここでDVは容量素子C2の容量とC2に接続されるMOSの寄生容量等で決まる。耐圧緩和用MOSのゲートがVDD+DVに昇圧されると耐圧緩和用MOSがより強くオンするため、出力ノードo2がVSSレベルに引き下げられる。同時

に、耐圧緩和用N型MOS (MN4)と入力用N型MOS (MN2)と の間のノードnd4はVDD+VTHのレベルからOVへ引かれる。 この一連の動作と並行して、他方の差動入力対では入力 振幅がVDDレベルからVSSレベル(OV)に変化し入力用N 型MOS (MN1)がオフする。この変化を受けて、耐圧緩和 用N型MOS (MN3) のゲートはVDDレベルにもどる。このと き、容量結合により耐圧緩和用N型MOS (MN3)のゲート は、一瞬VDDレベルより低くなり耐圧緩和用N型MOS(MN 3)をより強くオフするとともに、入力用N型MOS (MN1) がオフする。耐圧緩和用N型MOS(MN3)と入力用N型MOS(MN 1)がそれぞれオフとなると、ノード(nd3)は高抵抗状態 になる。このとき、耐圧緩和用MOSのしきい値が小さい ためオフ時のリーク電流が多く、ノードnd3が徐々にVDD Qレベルへ上昇してしまう恐れがある。しかし、レベル 保持回路(LKP)のPMOSによって最終的にVDD+VTHのレベ ルを保持するため、入力用の薄膜N型MOSへの最大印加電 圧は高々VDD+VTH程度に抑えられる。したがって、入力 用N型MOS (MN1) がオフし、差動入力対側のN型MOS (MN1) がオンすることで、出力ノードo1は徐々に高電圧(VDDQ たとえば3.3V)レベルになる。

【0018】本実施例においては、容量素子C1およびC2によって、耐圧緩和用MOS(MN3,MN4)のゲートをブーストすることを特徴としている。そのため、VDD電源がたとえば0.75Vといったように極端に低い場合には、入力波形の傾きがゆるくなってしまうと、十分な昇圧効果が得られない恐れがある。この問題は、入力信号論理合成時に入力信号の最大傾きを考慮しながら設計するか、あるいは、入力段にインバータを一段もしくは数段組み込み入力信号の変化を急峻とさせることによって容易に回避できる。

【0019】このように、本実施例では、耐圧緩和用MO Sに低しきい値MOSを用いることで、VDD電源の電圧が1V 以下といった低い値に設定されても高速に変換できる効果がある。この低しきい値MOSはシステムLSIにおいてアナログ回路を実現するために必須とされるMOSで代用ができるので、レベル変換回路専用のMOSとして特別に製造される必要がない。そのため、アナログ回路を含むシステムLSIでは、特別にレベル変換回路のためだけに必要なMOSを導入する必要は内ので、プロセスコストを抑えられる効果もある。

【0020】本実施例において、容量C1およびC2をN型M OSで構成する場合、ゲート酸化膜を高誘電率材料(以後High-k材料)で構成すると、同一容量を小さな面積で構成することができる効果がある。High-k材料としては、アルミナ(A12O3)、2酸化ジルコニウム(ZrO2)、2酸化ハフニウム(HfO2)等が挙げられる。また、High-k材料を用いたゲート絶縁膜の厚さは、同一容量を実現するSiO2の酸化膜厚より厚くすることができる。そのため、ゲート電極へのトンネルリーク電流を抑えられる効果がある。さらに、入力用N型MOS(MN1, MN2)のゲート酸化膜をHigh-

k材料でおきかえることも効果的である。なぜなら、入力信号の電圧振幅が低く、かつ、出力信号の電圧振幅が高い場合には、MN1およびMN2をMP1およびMP2に比べて相対的に大きくする必要があるため、ゲート酸化膜厚がある程度薄くなるとゲートリーク電流が顕著になるからである。

【0021】ところで、上記実施例では、耐圧緩和MOS に低しきい値MOSを用いていることが特徴であった。しかし、入力信号の電源電圧が、たとえばVDD=1.2Vのように、それほど小さくない場合には、標準しきい値MOSで耐圧緩和MOSを構成することも可能である。この場合は、新たに低しきい値MOSを導入しなくて良いため、プロセスコストを上昇させない効果がある。

【0022】本願は、入力信号の電源VDDの電圧がたと えば0.75Vというように1V以下の非常に小さい値で、出 力の電源VDDQの電圧がたとえば3.3Vという大きい値とい うように、入力信号の電源電圧と出力信号の電源電圧の 差が4倍以上にもなるような場合でも動作させることを 目的としている。そのためには負荷を構成するP型MOSの 大きさを小さくし、入力用N型MOSを大きくすることが効 果的である。しかし、このように負荷を形成するP型MOS と入力用N型MOSの大きさにアンバランスがあると、入力 信号電圧と出力信号電圧の条件によっては、レベル変換 部における相補出力(o1、o2)の出力波形が図3に示すよ うに立ち上がりと立下りとで大きく異なってしまう場合 がある。したがって、このままでは使用電圧範囲が広く なっても、遅い立ち上がり波形に動作速度が律速されて しまい、回路全体の動作が遅くなってしまうおそれがあ る。そこで、図1に示したように、本願では出力波形を 変換の早い波形に追随させるためのレベル遷移検出回路 TDを、レベル変換部の差動出力対(o1、o2)に付加して いることを更なる特徴とする。

【0023】このレベル遷移検出回路TDはNOR回路NR1,NR2で構成されるフリップ・フロップ(RSFF)とインバータ(INV3)と複合ゲート(ORND1)で構成される。これらの回路は入力部を太い線で描いた記号を用いているが、これは、それぞれの回路を構成するMOSが全て高耐圧MOSで構成されていることを示している。なお、この回路の電源はVDDQ(たとえば3.3V)とVDDQに対応した接地電位VSSQ電源に接続されている。

【0024】各素子の接続を、図1を用いて説明する。R SFFのリセット端子はレベル変換部の出力o1に接続され、セット端子はレベル変換部の出力o2に接続される。 このo1はさらにインバータINV3人入力される。RSFFの出力fo2はo2と共に複合ゲートの論理和部に入力され、INV 3の出力/o1と複合ゲートの論理和の出力が否定論理積部に入力される。

【0025】図6はTDの動作を説明する動作波形図である。前述したように、本願レベル変換部の差動出力対o 1、o2は、変換電圧範囲を広く設定する際に、立ち上が

りが遅く、立下りが早くなる場合がある。このTD回路の 基本的な機能は、早く変換される信号、すなわち、この 場合は立下り信号を検知して後段に伝える特徴をもつ。 差動出力対o1,o2は、立下りが早く立ち上がりが遅いた め、同時にVDDQレベルにならない。そのためo1,o2をRS フリップ・フロップ(RSFF)に入力すると、レベル変換し たことを記憶するメモリとして動作させられる。このRS FFメモリは動作することが重要でその動作速度は遅く設 定してよい。まず、o1がVSSQレベル(OV)からVDDQレベル に遷移し、o2がVDDQレベルからVSSQレベル(OV)に遷移す る場合を説明する。出力o2がVSSQレベル(OV)に遷移した 状態ではRSFFの出力は変化せず、fo1はVSSQレベル(OV) のまま、fo2はVSSQレベル(OV)のままである。ここで、R SFFの出力(fo2)と、差動入力対の一方(o2)の論理和 をとると、o2がVSSQレベル(OV)に変化したことを知るこ とができる。さらに、差動入力対の他方(o1)側の反転 出力/o1との否定論理積をとると、出力はRSFFの出力fo2 とo2の論理和が反映されてVDDQレベルになる。その後、 o1がVDDQレベルになるとRSFFの出力が変化して、fo2とo 2の論理積はVDDQレベルになる。しかしfo2とo2の論理和 と/o1の否定論理積は不変である。次にo1がVDDQレベル からVSSQレベルに、o2がVSSQレベルからVDDQレベルに遷 移する場合を説明する。出力o1がVSSQレベルに変化する と、反転出力/o1はVDDQレベルになり、fo2とo2の論理和 との否定論理和はVSSQレベルになる。その後、o2がVDDQ レベルになるとFFの出力が変化するが、fo2とo2の論理 和および出力は変化しない。したがって、o2の立ち下り と/01の立ち上がりで変換時間は決まるのである。この ように、波形整形部TDはレベル変換回路の差動出力のう ち、早くVSSQレベルとなる信号を検知して、後段に論理 が変換したことを伝達できるので、信号の高速伝達が可 能となる効果がある。

【0026】なお、レベル変換部LSCから遷移検出回路TDへの入力に際しては、LSCの相補出力のうちo1をNR1およびINV3に、o2をNR2および複合ゲートに入力している例について上述した。しかし、LSCの相補出力のうちo2をNR1およびINV3に、o1をNR2および複合ゲートに入力することも可能である。この場合、出力値が上記実施例と異なる以外、基本的な動作は同じである。

【0027】図7は図1のレベル遷移検出回路TDの変形例を示す図である。この回路は、論理否定和回路(NR3、NR4)で構成されるRSフリップ・フロップ(RSFF)と、インバータINV4、INV5と、論理否定積(ND1)と、クロックトリガ型D-FF(DFF1)とで構成される。レベル変換部からの差動出力対o1、o2はRSFFに入力されるとともにインバータINV4、INV5に入力される。INV4、INV5の出力は、ともにND1に入力される。ND1の出力をDFF1のクロック端子に入力する。一方、RSフリップフロップの出力はDFF1のD端子に入力される。この回路は、レベル変換部の差動出力対の変化でDFF1のトリガを生成し、RSFFに記憶さ

れた値を出力することを特徴とする。

【0028】図8は図7に示したレベル遷移検出回路TD の動作波形図である。まず、o1がVSSQレベルからVDDQレ ベルに遷移し、o2がVDDQレベルからVSSQレベルに遷移す る場合を説明する。レベル変換部の差動出力o1、o2のう ち、o2は遷移時間が短く、その結果、o1、o2ともにVSSQ レベルとなる。このときRSFFはもとの値、fo3はVSSQレ ベル、fo4はVDDQレベルを保ち続ける。その後、o1がVSS QレベルからVDDQレベルに遷移するので、この遷移を受 けてRSFFの出力は、fo3はVDDQレベル、fo4はVSSQレベル に変化する。このとき、差動出力o1、o2の反転論理が否 定論理積ND1に入力されるとND1の出力ndo1は、o1とo2が ともにVSSQレベルになる場合のみVSSQレベルとなるの で、この信号の立下りエッジは、レベル変換部にてレベ ルが変換されたことを示すトリガ信号として使用するこ とができる。従って、この信号をDFF1のクロック端子に 入力し、RSFFの出力をDFF 1のD端子に入力すると、DFF1 の出力は、RSFFで記憶されていた状態、この場合はVDDQ レベルを出力する。

【0029】一方、o1がVDDQレベルからVSSQレベルに遷 移し、o2がVSSQレベルからVDDQレベルに遷移する場合を 説明する。このとき、レベル変換部の差動出力o1、o2の うち、o1は遷移時間が短く、その結果、o1、o2ともにV SSQレベルとなる。このときRSFFはもとの値、fo3はVDDQ レベル、fo4はVSSQレベルを保ち続ける。その後、o2がV SSQレベルからVDDQレベルに遷移するので、この遷移を 受けてRSFFの出力は、fo3はVSSQレベル、fo4はVDDQレベ ルに変化する。差動出力o1、o2の反転論理が否定論理積 ND1に入力されるとND1の出力ndo1は、o1とo2がともにVS SQレベルになる場合のみVSSQレベルとなるので、この信 号の立下りエッジは、レベル変換部にてレベルが変換さ れたことを示すトリガ信号として使用することができ る。従って、この信号をDFF1のクロック端子に入力し、 RSFFの出力をDFF 1のD端子に入力すると、DFF1の出力 は、RSFFで記憶されていた状態、この場合はVSSQレベル を出力する。

【0030】なお、レベル変換部LSCから遷移検出回路TDへの入力に際しては、LSCの相補出力のうちo1をNR3およびINV4に、o2をNR4およびINV5に入力している例について上述した。しかし、LSCの相補出力のうちo2をNR3およびINV4に、o1をNR4およびINV5に入力することも可能である。この場合、出力値が上記実施例と異なる以外、基本的な動作は同じである。

【0031】本願のレベル変換回路は、さらに、電源投入時のレベル保持機能をレベル保持部RSCで実現する。 電源電圧VDDがVDDQより先に投入される場合は、レベル 変換部の入力が確定した状態でレベルシフト部に電源が 印加されるので、電源投入時に危惧される定常的な貫通 電流は発生しない。一方、VDDQがVDDより先に印加され る場合は、レベルシフト部の入力が不定のままラッチの 電源が印加されることになり、VDDが印加されるまで定常的な貫通電流が発生してしまう恐れがある。この状態を避けるため、レベル変換部LSCにはスレーブラッチ(SL)、入力部にはリセット回路(RSC)を設け、貫通電流を防止する。

【0032】まずスレーブラッチSLについて述べる。図1に記したように、レベルシフト部に付加したスレーブラッチSLは、厚膜のN型MOS(MN6, MN7, MN5)で構成される。N型MOS(MN5)はスレーブラッチの電流を絞る目的で設置される。まず、これらのMOSの結線について説明する。MN5のゲートはVDDQ電源に接続され、MN5のドレインはMN6とMN7のソースに接続され、MN5のソースはVSS電源に接続される。MN6のゲートはMP1のゲートとMN7のドレインに接続され、MN7のゲートがMP2のゲートとMN6のドレインに接続される。MN6, MN7のソースはともにMN5のドレインに接続される。MN6, MN7のソースはともにMN5のドレインに接続される。

【0033】続いて、リセット部(RSC)について説明する。リセット部はリセット信号/RESにより、レベル変換部への入力を固定するとともに、レベル変換部のラッチをその入力固定値に合わせて固定する機能を持つ。RSCはレベル変換部への入力信号をリセット信号で固定するためのP型MOS (MP12、MP13)とN型MOS (MN8、MN9)で構成されるNAND回路と、この入力値に応じて、ノードo1をVDQレベルにするためのP型MOS (MP11)で構成される。リセット信号は、レベル変換部を制御するためにVDDQ振幅の信号が必須である。これは、VDD振幅の信号では、MP11のゲートのオン/オフを制御するためにVDDQレベルヘレベルアップが必要となるからである。したがって、リセット信号 (/RES)が入力されるMOSは高耐圧MOSで構成される必要がある。MP12はVDSがVDDと低いため、ここに示したように低しきい値MOSを用いると効果的である。

【0034】リセット信号/RESは、レベル変換回路を動作させない場合にはVSSQレベル(OV)であり、レベル変換回路を動作させる場合にVDDQレベルにされる。/RESがVS SQレベル(OV)であると、P型MOS (MP12、MP13)とN型MOS (MN8、MN9)で構成されるNANDの出力は、INがいかなる値をとってもVDDレベルとなる。このとき、i1および/i1はそれぞれVSSレベル(OV)、VDDレベルとなり、レベル変換部の出力ノードは、o1がVDDQレベル、o2がVSSレベルとなる。このとき、o1がハイレベルになるようにP型MOS(MP11)でo1ノードをVDDQレベルにする。

【0035】さらに、スレーブラッチを形成するN型MOSの対(MN6, MN7)は、ゲート幅Wの大きさをアンバランスにして出力値が必ず決定するようにすることも効果的である。リセット期間には、MP11がオンしてMN6のドレインはVDDQレベルとなるので、MN6のWをMN7のWに比べて小さくすると効果的である。

【0036】このように、本実施例によって、電源投入時に不定値が発生して大量の消費電流が生じることが防げる効果がある。また、本回路を用いることで、電源VD

Dと電源VDDQの投入順序に制限を設けることがないという効果もある。

<実施例2>図4はレベル変換回路の別の実施例を示す 図である。この図はレベル変換部LSCのみが図1と異な る。本実施例のレベル変換部は、図1と比べて耐圧緩和 用MOSのゲートブースト回路が無いことが特徴である。 また、入力用N型MOSの耐圧を保証する回路LKPは、相補 の入力信号がそれぞれP型MOSのゲートに接続されて構成 されていることをさらに特徴とする。

【0037】このレベル変換部の動作を図5の動作波形 図を用いて説明する。この図はレベル変換部の主要ノー ドの波形図である。まず、入力信号がVSSレベルにある 場合から説明する。時刻T1で入力がVSSレベル(OV)からV DDレベル (たとえば 1 V) に変化したことを受けて、耐 圧緩和用MOS(MN3)と、入力用MOS(MN1)がオンし、出力 ノードo1がVSSレベル(OV)に引き下げられる。このと き、耐圧緩和用MOS(MN3)と入力用MOS(MN1)の間のノード nd5は、P型MOS(MP14)で構成されるレベル保持回路がオ フするためVSSレベル(OV)へ引かれる。この一連の動作 と並行して、他方の差動入力対では、入力振幅がVDDレ ベルからVSSレベル(OV)に変化する。この変化を受け て、耐圧緩和用N型MOS (MN4)と、入力用N型MOS (MN2) がオフする。入力用N型MOS (MN2)がオフすることで、 耐圧緩和用N型MOS(MN4)と入力用N型MOS(MN2)の間のノー ド(nd6)は、P型MOS(MP15)で構成されるレベル保持回路 がオンするためVDDレベルを保持する。その際、入力用N 型MOS (MN2)がオフし、差動入力の対側のN型MOS(MN1) がオンすることで、出力ノードo2は徐々に高電圧VDDQレ ベル (たとえば3.3V) になる。このとき、耐圧緩和用N 型MOS(MN4)のゲートがVSSレベル(OV)、ソースがVDDレベ ルとなるため耐圧緩和用N型MOS(MN4)のしきい値が低く てもサブスレッショルドリーク電流を少なく抑えられ る。

【0038】次に、時刻T2で入力がVDDレベルからVSSレ ベル (たとえば1V) に変化したことを受けて、耐圧緩 和用MOS (MN4) と、入力用MOS (MN2) がオンし、出力ノ ードo2がVSSレベル(OV)に引き下げられる。このとき、 耐圧緩和用MOS(MN4)と入力用MOS(MN2)の間のノードnd6 は、P型MOS(MP15)で構成されるレベル保持回路がオフす るためVSSレベル(OV)へ引かれる。この一連の動作と並 行して、他方の差動入力対では、入力振幅がVDDレベル からVSSレベル(OV)に変化する。この変化を受けて、耐 圧緩和用N型MOS (MN3)と、入力用N型MOS (MN1)がオフ する。入力用N型MOS (MN1)がオフすることで、耐圧緩 和用N型MOS(MN3)と入力用N型MOS(MN1)の間のノード(nd 5)は、P型MOS(MP14)で構成されるレベル保持回路がオン するためVDDレベルを保持する。その際、入力用N型MOS (MN1)がオフし、差動入力対側のN型MOS(MN2)がオンす ることで、出力ノードo1は徐々に高電圧VDDQレベルにな る。このとき、耐圧緩和用N型MOS(MN4)のゲートがVSSレ

ベル(OV)、ソースがVDDレベルとなるため耐圧緩和用N型 MOS(MN4)のしきい値が低くてもサブスレッショルドリーク電流を少なく抑えられる。

【0039】このように、本実施例のレベル変換部は、 入力用N型MOSがオフ状態のとき、耐圧緩和用MOSも十分 にオフできるため、スタンバイ時のリーク電流が低く抑 えられる効果がある。

【0040】また、第一の実施例では、ゲートブースト 回路により、厚膜低しきい値MOSを用いた耐圧緩和MOSの ゲートをブーストすることが特徴であった。このブース ト電圧DV(約0.3V程度)がえられれば十分であるので、 第2の実施例で第一の実施例と同程度の入力信号電圧に て動作させるためには、しきい値をDV(約0.3V)だけさ らに下げれば良い。即ち、入力信号を受ける第1MIS FET対(MN1とMN2)を中程度のしきい値電圧に設定 し、前記第1MISFETに対する耐圧緩和のための第 2MISFET対 (MN3とMN4) のしきい値電圧はMN1とM N2よりも小さく、出力すべき前記第2信号をラッチする ためのものであって、交差結合されたゲートを持つ第3 MISFET対 (MP1とMP2) のしきい値電圧はMN1とMN2 よりも大きくする。本実施例では、第2の実施例は、第1 の実施例とは異なり容量素子の駆動を伴うダイナミック 動作を必要としないため、入力信号がVDDレベルからVSS レベルに、あるいはその逆に、ゆっくり遷移する場合に も必ず変換できる効果がある。

【0041】本実施例において、入力用N型MOS(MN1,MN2)のゲート酸化膜をHigh-k材料でおきかえることも効果的である。High-k材料としては、A1203、Zr02、Hf02等が挙げられる。これは、第1の実施例同様、MP1およびMP2と比べて相対的に大きくすることが必要となるからである。MN1、MN2のゲート酸化膜をHigh-k材料でおきかえることにより、ゲート酸化膜厚を極端に薄くしなくて済むため、ゲートリークの問題を回避することができる。【0042】ところで、上記実施例においても、耐圧緩和MOSに低しきい値MOSを用いていることが特徴であった。しかし、入力信号の電源電圧が、たとえばVDD=1.2Vのように、それほど小さくない場合には、標準しきい値MOSで耐圧緩和MOSを構成することも可能である。この場合は、新たに低しきい値MOSを導入しなくて良いため、プロセスコストを上昇させない効果がある。

【0043】図9は図4に示した第2実施例の最も基本的な構成を示したものである。本実施例は負荷を形成するP型MOS (MP21、MP22)と入力用N型MOS (MN21,MN22)と、耐圧緩和用N型MOS (MN23,MN24)と、耐圧保証用のP型MOS (MP23,MP24)とで構成される。MP21のソースはVDQに接続され、MP21のドレインはMN23のドレインに、MP21のゲートはMN24のドレインとMP22のドレインに接続され、MP22のドレインはMN24のドレインに、MP22のゲートはMN23のドレインとMP21のドレインに接続されている。MN23のゲートは

MN21のゲートおよびMP23のゲートに接続され、MN23のソ ースはMN21のドレインとMP23のドレインに接続される。 MN24のゲートは、MN22のゲートおよびMP24のゲートに接 続され、MN24のソースはMN22のドレインとMP24のドレイ ンに接続される。MP23、MP24のソースはVDD電源に接続 され、MN21、MN22のソースはVSS (OV) 電源に接続され る。以上の図1、図4、図9に示されたレベル変換部LS Cに共通な構成をまとめると以下の通りである。第1信 号を受けて、前記第1信号よりも大きな振幅の第2信号 を出力する差動型レベル変換回路を含む半導体装置であ って、前記差動型レベル変換回路は、前記第1信号を受 けるための第1MISFET対(図1のMN1とMN2、図9 のMN21とMN22)と、前記第1MISFETに対する耐圧 緩和のための第2MISFET対(図1のMN3とMN4、図 9のMN23とMN24)と、出力すべき前記第2信号をラッチ するためのものであって、交差結合されたゲートを持つ 第3MISFET対(図1のMP1とMP2、図9のMP21とMP 22) とを有し、前記第2MISFET対のゲート絶縁膜 の膜厚は、前記第1MISFET対のゲート絶縁膜の膜 厚よりも厚く、前記第3MISFET対のゲート絶縁膜 の膜厚は、前記第1MISFET対のゲート絶縁膜の膜 厚よりも厚く、前記第2MISFET対のしきい値電圧 は、前記ラッチ用MISFET対のしきい値電圧よりも 小さく、前記第1MISFET対のしきい値電圧は、前 記第3MISFET対のしきい値電圧よりも小さくす る。ここでゲート絶縁膜の膜厚の関係は、耐圧の関係で 言い換えれば、第2MISFET対と第3MISFET 対は、第1MISFET対よりも耐圧が大きいというこ とになるところで、上記実施例においても、耐圧緩和MO Sに低しきい値MOSを用いていることが特徴であった。し かし、入力信号の電源電圧が、たとえばVDD=1.2Vのよう に、それほど小さくない場合には、標準しきい値MOSで 耐圧緩和MOSを構成することも可能である。即ち図9のM P21, MP22, MN23, MN24を厚膜の酸化膜を用いて同じし きい値電圧となるように作成し、MN23とMN24に対してし きい値を小さくするためのイオンインプラを省略する。 ただし、MN21, MN22, MP14, MP15は薄膜の酸化膜を用い て作成する。この場合は、MN23とMN24に対して新たに低 しきい値MOSを導入しなくて良いため、プロセスコスト を上昇させない効果がある。

【 O O 4 4 】以上、VSS (OV) とVDD (たとえば1V) 間を遷移する小信号振幅をVSSQ (OV) とVDDQ (たとえば3.3V) 間を遷移する大信号振幅に変換するレベル変換回路について説明した。以下では、VSS (OV) と VDD (たとえば1.2V) 間を遷移する小振幅信号をVBGN (たとえば-1.2V) からVBGP (たとえば2.4V) へ変換するレベル変換回路について説明する。

【 O O 4 5 】システムLSIでは、待機時の消費電流を抑えるために、トランジスタの基板電圧を、N型MOS側はVS S(OV)レベルより低いVBGN電位にし、P型MOS側はVDDレベ

ルより高いVBGP電位にする、いわゆる基板制御技術を用いている。この技術を用いる際に、基板電圧をN型MOS側はVSS(OV)レベルとVBGNレベルとに切り替える制御が必要となる。システムLSIの中枢の制御はVSS(OV)とVDD間を遷移する小振幅信号であるから、この小振幅信号でこの切り替えを制御する必要がある。しかしながら、この小振幅信号は電源電圧より小さい信号であるため、MOSトランジスタを用いて切り替え制御をする場合、制御用MOSを完全にオン/オフできない。そこで信号振幅を変換するレベル変換回路が必須となる。

【0046】このとき、小振幅信号が低電圧化すると、この小振幅信号を直にVBGP-VBGN間を遷移する信号に変換することは難しくなる。そこで、この小振幅信号を一旦VBGP-VSS間を遷移する大振幅信号に変換した後にVBGP-VBGN間を遷移する最終的な出力信号に変換すれば、この問題を回避することができる。

<実施例3>図10はVSS(OV)レベルとVBGPレベル間を遷移する信号に変換した信号を、VBGNレベルとVBGPレベル間を遷移する信号へ変換するレベル変換回路である。したがって、VSS(OV)レベルとVDDレベル間を遷移する小振幅入力信号は、上述した図1もしくは図4などで開示したレベル変換回路、もしくは、従来のレベル変換回路を用いて、VSS(OV)レベルとVBGPレベル間を遷移する大振幅信号に変換してから本レベル変換回路に入力させれば良い。

【 O O 4 7 】本回路の構成をまず説明する。入力用P型M OS (MP31,MP32) と、耐圧緩和用P型MOS (MP33,MP34) と、耐圧緩和用N型MOS (MN35,MN36) と、負荷用N型MOS (MN31,MN32) と、電流制御用N型MOS (MN33,34) と耐圧保証用N型MOS (MN39,MN40) と耐圧保証用P型MOS (MP37,MP38) と、厚膜MOSで構成されるインバータINV6と、P型MOSのみ低しきい値MOSで構成されるインバータINV7,INV 8とで構成される。

【0048】ここで耐圧緩和MOSを導入する理由について述べる。VBGPレベルとして2VDD(VDDレベルの2倍値)レベルとし、VBGNレベルとして-VDDレベルと仕様を決めた場合に、VDD電圧の上限値をたとえば1.4Vと設定すると、VBGPとVBGNの電圧差は4.2Vと高くなり、厚膜MOSの耐圧(たとえば3.6Vと仮定する)を超えてしまう。本回路はこのような状況においても使用できるように、使用するMOSの耐圧を超えないように耐圧緩和回路を設けていることが特徴である。

【0049】ここで各MOSの結線について説明する。MP3 1はソースがVBGPに接続され、MP31のドレインがMN39の ドレインとMP33のドレインに接続され、MP31のゲートが 入力ノードとMN39のゲートに接続される。MP32は、ソー スがVBGPに接続され、MP32のドレインがMP34のドレイン とMN40のドレインに接続され、MP32のゲートはインバー タINV6の出力とMN40のゲートに接続される。MP33はソー

スがMP31のドレインとMN39のドレインに接続され、MP33 のドレインがMN35のドレインに接続され、MP33のゲート はVDD電源に接続される。MP34はソースがMP32のドレイ ンとMN40のドレインに接続され、MP34のドレインがMN36 のドレインに接続され、MP34のゲートはVDD電源に接続 される。MN35のソースはMP37のドレインとMN33のドレイ ンとMN32のソースに接続され、MN35のドレインはMP33の ドレインに接続され、MN35のゲートはVSSに接続され る。MN36のソースはMP38のドレインとMN34のドレインと MN31のソースに接続され、MN36のドレインはMP34のドレ インに接続され、MN36のゲートはVSSに接続される。MN3 3のソースはMN31のドレインに接続され、MN33のドレイ ンはMP37のドレインとMN35のソースとMN32のゲートに接 続され、MN33のゲートはINV7の出力に接続される。MN34 のソースはMN32のドレインに接続され、MN34のドレイン はMP38のドレインとMN36のソースとMN31のゲートに接続 され、MN34のゲートはINV8の出力に接続される。MN31の ソースはVBGNに接続され、MN31のドレインはMN33に接続 され、MN31のゲートはMN34のドレインとMN36のソースと MP38のドレインに接続される。MN32のソースはVBGNに接 続され、MN32のドレインはMN34に接続され、MN32のゲー トはMN33のドレインとMN35のソースとMP37のドレインに 接続される。MP37のソースはVDDに接続され、MP37のド レインはMN33のドレインとMN35のドレインとMN32のゲー トに接続され、MN37のゲートはVSS電源に接続される。M P38のソースはVDDに接続され、MP38のドレインはMN34の ドレインとMN36のドレインとMN31のゲートに接続され、 MN38のゲートはVSS電源に接続される。インバータINV7 はP型MOS (MP35)とN型MOS (MN37)で構成され、MP35の ソースはVDDに接続され、MP35のドレインはMN37のドレ インとMP37のゲートとMN33のゲートに接続され、MP35の ゲートはINV6の出力に接続されている。インバータINV8 はP型MOS (MP36)とN型MOS (MN38)で構成され、MP36の ソースはVDDに接続され、MP36のドレインはMN38のドレ インとMP38のゲートとMN34のゲートに接続され、MP36の ゲートは入力に接続されている。

【0050】MP31,MP32とINV6のP型MOSの基板電位はVBGPであり、MP35,MP36,MP37,MP38の基板電位はVDDであり、MN37,MN38,MN39,MN40の基板電位はVSSであり、MN31,MN32,MN33,MN34の基板電位はVBGNである。また、MP33の基板電位はMP33のソースの電位と等しく、MP34の基板電位はMP34のソース電位と等しく、MN35の基板電位はMN36のソース電位と等しく、MN36の基板電位はMN36のソース電位と等しい。MN35,MN36,MP33,MP34の基板電位はそれぞれ接続先のソース電位が変化すると変化する。図11を用いて主たるノードの動作波形を示す。時刻T1で入力INがVSSレベル(0V)からVBGPレベルへ変化する場合の動作について説明する。入力INがVBGPレベルになるとMP31がオフし、MN39がオンする。入力INを受けるインバータINV6の出力はVBGPレベルからVSSレベルへ変化する

ので、MP32がオンしMN40がオフとなる。そのためnd31は VBGPレベルからVSSレベル(OV)に変化し、nd32はVSSレ ベルからVBGPレベルに変化する。一方、INV6の出力を受 けるインバータINV7の出力ノードnd33は、VSSレベル(0 V) からVDDレベルに変化する。また、入力INを受けるイ ンバータINV8の出力ノードnd34はVDDレベルからVSSレベ ルに変化する。このとき、ノードnd34がVDDレベルからV SSレベルに変化すると、MP38がオンするとともにMN34が オフするので、ノードnd36はVDDレベルになる。ノードn d36がVDDレベルになると、MN31がオンしてノードnd37が VBGNレベルになる。ノードnd36がVBGNレベルからVDDレ ベルに変化すると、MN36のゲート電位がVSSであるのでM N36は強くオフする。ここで、ノードnd32がVBGPレベル にあることとMP34のゲート電位がVDDレベルであること から、MP34はオン状態となり、ノードnd39はVBGPレベル になる。また、ノードnd33がVSSレベルからVDDレベルに 変化すると、MP37がオフするとともにMN33がオンし、ノ ードnd35はVBGNレベルに変化する。ノードnd35がVDDレ ベルからVBGNレベルになると、MN35のゲートがVSSであ ることからMN35はオン状態になるので、出力ノードOUT はVBGNレベルになる。出力ノードOUTがVBGNレベルにな ると、MP33のゲートがVDDであり、ノードnd31がVSSであ ることからMP33は強くオフする。

【0051】次に時刻T2で入力INがVBGPレベルからVSS レベルへ変化する場合の動作について説明する。入力IN がVSSレベルになるとMP31がオンし、MN39がオフする。 入力INを受けるインバータINV6の出力はVSSレベルからV BGPレベルへ変化するので、MP32がオフしMN40がオンと なる。そのためnd31はVSSレベルからVBGPレベルに変化 し、nd32はVBGPレベルからVSSレベルに変化する。一 方、INV6の出力を受けるインバータINV7の出力ノードnd 33は、VDDレベルからVSSレベルに変化する。また、入力 INを受けるインバータINV8の出力ノードnd34はVSSレベ ルからVDDレベルに変化する。このとき、ノードnd33がV DDレベルからVSSレベルに変化すると、MP37がオンする とともにMN34がオフするので、ノードnd35はVDDレベル になる。ノードnd35がVDDレベルになると、MN32がオン してノードnd38がVBGNレベルになる。ノードnd35がVBGN レベルからVDDレベルに変化すると、MN35のゲート電位 がVSSであるのでMN35は強くオフする。ここで、ノードn d31がVBGPレベルにあることとMP33のゲート電位がVDDレ ベルであることから、MP33はオン状態となり、出力ノー ドOUTはVBGPレベルになる。また、ノードnd34がVSSレベ ルからVDDレベルに変化すると、MP38がオフするととも にMN34がオンし、ノードnd36はVBGNレベルに変化する。 ノードnd36がVDDレベルからVBGNレベルになると、MN36 のゲートがVSSであることからMN36はオン状態になるの で、ノードnd39はVBGNレベルになる。ノードnd39がVBGN レベルになると、MP34のゲートがVDDであり、ノードnd3 2がVSSであることからMP34は強くオフする。

【0052】本実施例は、入力信号振幅が低電圧化で低くなったときに、この、小振幅信号を大振幅信号に一旦変換した後、最終的な出力信号に変換するため、確実に変換できる効果がある。また、出力信号がレベル変換回路を構成するMOSの耐圧より高い値になる場合においても、使用できるように耐圧緩和MOSを効果的に用いていることを特徴としている。そのため、このような状況においても、あたらしく高耐圧MOSを用いる必要が無いため、製造コストが抑えられる効果がある。

<実施例4>図12は0VとVBGP間を遷移する信号に変換した信号を、VBGNとVBGP間を遷移する信号へ変換するレベル変換回路の別の実施例を示す図である。本実施例においても、0VとVDD間を遷移する小振幅信号を入力信号として用いる場合は、上述した図1もしくは図4等のレベル変換回路、もしくは、従来のレベル変換回路で、0VとVBGP間を遷移する信号に変換してから本レベル変換回路に入力させれば良い。本実施例においても、図10の実施例で説明したように、厚膜MOSの耐圧(たとえば3.6V)を超えてしまう恐れがある。そこで本回路はこのような状況においても使用するMOSの耐圧を超えないように耐圧緩和回路を設けていることが特徴である。

【0053】本回路の構成をまず説明する。入力用P型MOS(MP41,MP42)と、耐圧緩和用P型MOS(MP43,MP44)と、耐圧緩和用N型MOS(MN45,MN46)と、負荷用N型MOS(MN41,MN42)と、電流制御用N型MOS(MN43,44)と耐圧保証用P型MOS(MP45,MP46)、耐圧保証用N型MOS(MN49)と、厚膜MOSで構成されるインバータINV19、INV10と、P型MOSのみ低しきい値MOSで構成されるインバータINV11,INV12とで構成される。なお、MN45,MN46,MN43,MN44も低しきい値MOSで構成すると、より低電圧下での動作が可能になる効果がある。さらに、ここでは図示していないが、MP43,MP44も低しきい値MOSを利用することによって、さらに低電圧下での動作が可能となる。

【0054】次に各MOSの結線について説明する。MP41 はソースがVBGPに接続され、ドレインがMP43のドレイン とMN49のソース(あるいはドレイン)に接続され、ゲー トが入力ノードに接続される。MP42は、ソースがVBGPに 接続され、ドレインがMP44のドレインとMN49のドレイン (ソース)に接続され、ゲートは入力の反転に接続され る。MP43はソースがMP41のドレインとMN49のソース(ド レイン)に接続され、ドレインがMN43のドレインとMN45 のドレインに接続される。MP44はソースがMP42のドレイ ンとMN49のドレイン(ソース)に接続され、ドレインが MN44のドレインとMN46のドレインに接続される。MN45の ソースはMP43のドレインとMN43のドレインと出力(OU T)とに接続され、ドレインはMP46のドレイン(ソー ス)とMP42のゲートに接続され、ゲートはvddに接続さ れる。MN46のソースはMP44のドレインとMN44のドレイン に接続され、ドレインはMP46のドレイン (ソース)とMP 41のゲートに接続され、ゲートはvddに接続される。MN4 3のソースはMN41のドレインに接続され、ドレインはMN4 5のソースとMP43のドレインに接続され、ゲートはINV11 の出力に接続される。MN44のソースはMN42のドレインに 接続され、ドレインはMN46のソースとMP44のドレインに 接続さされ、ゲートはINV12の出力に接続される。MN41 のソースはVBGNに接続され、ドレインはMN43とMP45のド レイン (ソース) に接続され、ゲートはMN46のドレイン とMP46のソース(ドレイン)に接続される。MN42のソー スはVBGNに接続され、ドレインはMN44とMP45のソース (ドレイン)に接続され、ゲートはMN45のドレインとMP 46のドレイン (ソース) に接続される。インバータINV1 1はP型MOS (MP47)とN型MOS (MN47)で構成され、MP47 のソースはVDDに接続され、ドレインはMN47のドレイン とMN43のゲートに接続され、ゲートは入力(IN)に接続 されている。ここでMP47は低しきい値MOSである。イン バータINV12はP型MOS(MP48)とN型MOS(MN48)で構成 され、MP48のソースはVDDに接続され、ドレインはMV48 のドレインとMN44のゲートに接続され、ゲートはインバ ータINV9の出力に接続されている。ここでMP48は低しき い値MOSである。ここで、各MOSの基板電位について述べ る。MP41, MP42と INV9, INV10のP型MOSの基板電位はVBGP であり、MP45, MP46の基板電位はVDDであり、MN47, MN48, MN49の基板電位はVSSであり、MN41, MN42の基板電位はVB GNである。また、MP43の基板電位はMP43のソースの電位 と等しく、MP44の基板電位はMP44のソース電位と等し く、MN43とMN45の基板電位はMN43のソース電位と等し く、MN44とMN46の基板電位はMN44のソース電位と等し い。MN43, MN44, MN45, MN46, MP43, MP44の基板電位はそれ ぞれ接続先のソース電位が変化すると変化する。 【0055】なお、MP45,MP46,MN49の働きについて述べ る。MP45はnd47とnd48がVDDレベルを超えて上昇してし まうのを抑える目的で用いられている。そのため、万 一、nd47およびnd48がVDDレベルを超えようとすると、M P45の基板側へ電流が流れるので、nd47,nd48がVDDレベ ルを超えることはない。MP46はnd45とnd46がVDDレベル を超えて上昇してしまうのを抑える目的で用いられてい る。そのため、万一、nd45およびnd46がVDDレベルを超 えようとすると、MP46の基板側へ電流が流れるので、nd 45,nd46がVDDレベルを超えることはない。MN49はnd41と nd42がVSSレベルを超えて低下してしまうのを抑える目 的で用いられている。そのため、万一、nd41およびnd42 がVSSレベルを超えて低下しようとすると、MN49の基板 側から電流が流れるので、nd41,nd42がVSSレベルを超え

【0056】図13は図12に示した実施例の動作波形図である。時刻T1で入力INがVSSレベル(OV)へ変化する場合の動作について説明する。入力INがVSSレベルに変化すると、INV9の出力はVBGPレベルに変化し、INV10の出力はVSSレベルに変化する。そのため、MP41はオフし、MP42はオン状態となる。したがって、ノードnd41はVBGP電

ることはない。

源への経路が遮断されて高抵抗状態になり、ノードnd42 はVBGPレベルになる。このとき、MP44はゲート電位がVS Sであるのでオン状態になり、ノードnd42とノードnd44 は導通し、ノードnd49がVBGPレベルになる。ノードnd49 がVBGPレベルになると、MN46のゲート電位がVDDである ため、MN46は耐圧緩和MOSとして働き、ノードnd45がVDD レベルになる。ノードnd45がVDDレベルになるとMN41は オンする。一方、時刻T1でインバータINV11の出力ノー ドnd43はVSSレベルからVDDレベルに変化し、インバータ INV12の出力ノードnd44はVDDレベルからVSSレベルへ変 化する。そのため、MN43がオンしMN44がオフする。した がって、MN43がオンすることでノードnd47と出力ノード OUTは導通し、出力ノードOUTはVBGNレベルになる。出力 ノードOUTがVBGNレベルになると、MN45のゲートがVDDで あるのでMN45はオンするから、ノードnd46と出力ノード OUTは導通し、ノードnd46はVBGNレベルになる。ノードn d46がVBGNレベルになると、MN42がオフする。このと き、MN44は耐圧緩和MOSの働きをするので、nd48はVSSレ ベルになる。nd47およびOUTはVBGNレベルになると、MP4 3が耐圧緩和MOSの働きをするためnd41はVSSレベルにな

【0057】なお、MN42がオフする場合、ノードnd49がVBGPレベルであるため、MN44のオフ時のリーク電流によりnd48の電位がVBGP側へ上昇してしまう恐れがある。しかし、MP45の基板電位がVDDであるため、nd48がVDDレベルを超えると基板側へ電流が流がれるので、nd48の電位がVDDを超えて上昇してしまうことが防げる。同様に、ノードnd49がVBGPレベルであるため、MN46のオフ時のリーク電流によりnd45の電位がVBGP側へ上昇してしまう恐れがある。しかし、MP46の基板電位がVDDであるため、nd45がVDDレベルを超えると基板側へ電流が流がれるので、nd45の電位がVDDを超えて上昇してしまうことが防げる。

【0058】このように、本実施例を構成するMOSのソース・ドレイン間、ドレイン・ゲート間、ゲート・ソース間の最大印加電圧は、VBGP-VSSもしくはVDD-VBGNである。このとき、VBGP=2VDD、VBGN=-VDDといった場合には、各MOSの最大印加電圧は2VDD程度となる。したがって、VDD=1.2Vで設計する場合、MOSの耐圧を3.6Vとする場合には最大印加電圧が耐圧より低くすることができる。

【0059】次に、時刻T2で入力INがVBGPレベルへ変化する場合の動作について説明する。入力INがVBGPレベルに変化すると、INV9の出力はVSSレベルに変化し、INV10の出力はVBGPレベルに変化する。そのため、MP41はオンし、MP42はオフ状態となる。したがって、ノードnd42はVBGP電源への経路が遮断されて高抵抗状態になり、ノードnd41はVBGPレベルになる。このとき、MP43はゲート電位がVSSであるのでオン状態になり、ノードnd41とノードnd43は導通し、出力ノードOUTがVBGPレベルになる。

出力ノードOUTがVBGPレベルになると、MN45のゲート電 位がVDDであるため、MN45は耐圧緩和MOSとして働き、ノ ードnd46がVDDレベルになる。ノードnd46がVDDレベルに なるとMN42はオンする。一方、時刻T2でインバータINV1 1の出力ノードnd43はVDDレベルからVSSレベルに変化 し、インバータINV12の出力ノードnd44はVSSレベルから VDDレベルへ変化する。そのため、MN43がオフしMN44が オンする。したがって、MN44がオンすることでノードnd 48とノードnd49は導通し、ノードnd49はVBGNレベルにな る。ノードnd49がVBGNレベルになると、MN46のゲートが VDDであるのでMN46はオンするから、ノードnd45とノー ドnd49は導通し、ノードnd45はVBGNレベルになる。ノー ドnd45がVBGNレベルになると、MN41がオフする。このと き、MN43は耐圧緩和MOSの働きをするので、nd47はVSSレ ベルになる。nd48およびnd49はVBGNレベルになると、MP 44が耐圧緩和MOSの働きをするためnd42はVSSレベルにな る。

【0060】なお、MN41がオフする場合、出力ノードOUTがVBGPレベルであるため、MN43のオフ時のリーク電流によりnd47の電位がVBGP側へ上昇してしまう恐れがある。しかし、MP45の基板電位がVDDであるため、nd47がVDDレベルを超えると基板側へ電流が流がれるので、nd47の電位がVDDを超えて上昇してしまうことが防げる。同様に、出力ノードOUTがVBGPレベルであるため、MN45のオフ時のリーク電流によりnd46の電位がVBGP側へ上昇してしまう恐れがある。しかし、MP45の基板電位がVDDであるため、nd46がVDDレベルを超えると基板側へ電流が流がれるので、nd46の電位がVDDを超えて上昇してしまうことが防げる。

【0061】このように、本実施例を構成するMOSのソース・ドレイン間、ドレイン・ゲート間、ゲート・ソース間の最大印加電圧は、VBGP-VSSもしくはVDD-VBGNである。このとき、VBGP=2VDD、VBGN=-VDDといった場合には、各MOSの最大印加電圧は2VDD程度となる。したがって、MOSの耐圧を3.6VとしVDD=1.2Vで設計する場合には最大印加電圧が耐圧より低くすることができる。

【0062】本実施例は、出力信号振幅がレベル変換部を構成するMOSの耐圧より高くなってしまう場合でも、各MOSにかかる印加電圧を耐圧以下に抑えることができる。そのため、新たな高耐圧MOSを用いずにレベル変換回路を構成することができるので、製造コストが低く抑えられる効果がある。

<実施例5>図14は電源VBGNと電源VBGP間の振幅の信号を伝達するインバータの1実施例である。ここでVBGN<VSS(=0V) < VDD < VBGPである。上述したように、VBGN電位とVBGP電位の差は、厚膜MOSの耐圧を越えてしまう場合がある。ここでは、VBGN電位とVDD電位の差の電位、および、OVとVBGP電位の差の電位は厚膜MOSの耐圧を満たすが、VBGN電位とVBGP電位の差電位は厚膜MOSの耐圧を満たさないような電圧関係にある場合に用いられるイン

バータについて開示する。

【0063】まず結線状況を説明する。P型MOS (MP51) はゲートとソースが結線され、P型MOS (MP52)のソース とP型MOS (MP54) のゲートに接続される。MP51のドレイ ンはVSSに接続される。MP52はゲートがVSSに接続され、 ドレインに入力が接続され、ソースはMP51のソースとゲ ートとMP54のゲートに接続される。MP54はP型MOS (MP5 3) のゲートとソースがドレインに接続され、ソースにV BGP電源が接続され、ゲートにMP51のゲートとソースとM P52のソースに接続される。MP53はゲートとソースが結 線され、MP54のドレインとP型MOS (MP55)のソースに接 続されるとともに、ドレインにVSSが接続される。MP55 はソースにMP54のドレインとMP53のソースとドレインが 接続され、ドレインに出力とN型MOS(MN55)のドレイン が接続される。MP55のゲートはVSSが接続される。N型MO S(MN51)はソースとドレインが結線され、N型MOS(MN5 2) のソースとN型MOS (MN54) のゲートに接続されると 共に、MN51のドレインはVDD電源とMN52のゲートに接続 される。MN52はドレインに入力とMP52のドレインが接続 され、ゲートはMN51のドレインと共にVDD電源に接続さ れる。MN52のソースはMN51のゲートとソースに接続され ると共に、MN54のゲートに接続される。N型MOS (MN53) のソースはMN54のゲートに接続されると共に、MN54のド レインとMN55のソースに接続される。MN54のドレインは MN55のゲートに接続されると共にVDD電源に接続され る。MN54はソースにVBGN電源が接続され、ゲートにMN51 のソースとゲートおよび、MN52のソースが接続される。 MN54のドレインはMN53のソースとドレインおよびMN55の ソースが接続される。MN55のゲートはMN53のドレインに 接続されると共に、VDD電源に接続される。MN55のソー スはMN53のゲートとソースに接続されると共にMN54のド レインに接続される。MN55のドレインは出力に接続され ると共にMP55のドレインに接続される。

【0064】各MOSの基板電位について述べる。MP51とM P52の基板電位はMP51のソース電位と等しく、MP53とMP5 5の基板電位はMP53の基板電位と等しい。MP54の基板電 位はVBGPである。また、MN51とMN52の基板電位はMN51の ソース電位と等しく、MN53とMN55の基板電位はMN53のソ ース電位と等しい。MN54の基板電位はVBGN電位である。 【0065】図15は、図14に示したインバータの各ノー ドの動作波形図である。入力信号INはVBGPとVBGN間を遷 移する大振幅信号である。まず、時刻T1で入力信号INが VBGNレベルからVBGPレベルへ変化する場合について説明 する。このとき、MP52はオン状態になるので、nd51はVB GPレベルになる。ノードnd51がVBGPレベルになると、MP 54がオフする。一方、MN52は耐圧緩和MOSとして働き、 ノードnd52はVDDレベルになる。MN51はnd52がVDDレベル を超えて高くなってしまうことを防ぐ目的で、ダイオー ドとして使用される。ノードnd52がVDDレベルになるとM N54がオンし、ノードnd54がVBGNレベルになる。ノードn d54がVBGNレベルになると、MN55のゲート電位がVDDであるため、MN55がオンする。その結果、出力ノードOUTはVBGNレベルになる。出力ノードOUTがVBGNレベルになると、MP55が耐圧緩和MOSとして働き、nd53がVSSレベルになる。MP53はnd53がVSSレベルを超えて低くなってしまうことを防ぐ目的で用いられている。

【0066】このように、本実施例を構成するMOSのソース・ドレイン間、ドレイン・ゲート間、ゲート・ソース間の最大印加電圧は、VBGP-VSSもしくはVDD-VBGNである。このとき、VBGP=2VDD、VBGN=-VDDといった場合には、各MOSの最大印加電圧は2VDD程度となる。したがって、VDD=1.2Vで設計する場合、MOSの耐圧を3.6Vとする場合には最大印加電圧が耐圧より低くすることができる。

【〇〇67】次に、時刻T2で入力信号INがVBGPレベルからVBGNレベルへ変化する場合について説明する。このとき、MN52はオン状態になるので、nd52はVBGNレベルになる。ノードnd52がVBGNレベルになると、MN54がオフする。一方、MP52は耐圧緩和MOSとして働き、ノードnd51はVSSレベルになる。MP51はnd51がVSSレベルを超えて低くなってしまうことを防ぐ目的で、ダイオードとして使用される。ノードnd53がVBGPレベルになるとMP54がオンし、ノードnd53がVBGPレベルになると、MP55のゲートがVSSであるので、MP55がオンする。その結果、出力ノードOUTはVBGPレベルになる。出力ノードOUTがVBGPレベルになると、MN55が耐圧緩和MOSとして働き、nd54がVDDレベルになる。MN53はnd54がVDDレベルを超えて高くなってしまうことを防ぐ目的で用いられている。

【0068】このように、本実施例を構成するMOSのソース・ドレイン間、ドレイン・ゲート間、ゲート・ソース間の最大印加電圧は、VBGP-VSSもしくはVDD-VBGNである。このとき、VBGP=2VDD、VBGN=-VDDといった場合には、各MOSの最大印加電圧は2VDD程度となる。したがって、VDD=1.2Vで設計する場合、MOSの耐圧を3.6Vとする場合には最大印加電圧が耐圧より低くすることができる。したがって、本実施例を用いると、新たな高耐圧MOSを用いずに、使用MOSの耐圧より高い信号振幅レベルの伝達が可能になる。そのため、製造コストが低く抑えられる効果がある。

<実施例6>図16はVSS電源とVDD電源間振幅の信号をVBGN電源とVBGP電源間振幅の信号に変換するレベル変換回路の実施例を示している。本回路は、全て耐圧がVDDである薄膜MOSで構成されていおり、さらにN型MOSおよびP型MOSについて対称な回路構成であることを特徴としている。そのため、本実施例は、VBGP電源電圧が2倍のVDD電圧以下で、かつ、VBGN電源電圧は、-VDD電圧以上である場合に用いることができる。本回路はVSSレベルへのプルダウン回路(PD61,PD62)とVDDレベルへのプルアップ回路(PU61,PU61)、P型MOS(MP63,MP64)で構成さ

れるラッチとN型MOS (MN63, MN64) で構成されるラッチと、P型MOS (MP61, MP62, MP65, MP66) で構成される耐圧緩和MOSとN型MOS (MN61, MN62, MN65, MN66) で構成される耐圧緩和MOSと、P型MOS (MP73, MP74) およびN型MOS (MN73, MN74) で構成される耐圧保証用MOSと、インバータ (INV13, INV14, INV15) で構成される。

【0069】各MOSの結線状況をまず説明する。プルダ ウン回路 (PD61) は、入力信号レベルによりノードnd61 をVSSレベルに引き下げるか、もしくは高抵抗状態にす る回路である。このPD61はP型MOS (MP67)とN型MOS (MN 69,MN70) で構成される。MP67のソースはVDD電源に接続 され、MP67のゲートは入力に接続され、MP67のドレイン はMN69のソースとMN70のドレインに接続される。MN70の ソースはVSS電源に接続され、MN70のゲートは入力に接 続され、MN70のドレインはMP67のドレインとMN69のソー スに接続される。MN69のソースはMN70のドレインとMP67 のドレインに接続され、MN69のゲートはVDD電源に接続 され、MN69のドレインはP型MOS (MP73) のゲートとP型M OS (MP65) のドレインとP型MOS (MP61) のソースに接続 される。プルダウン回路 (PD62) は、入力信号レベルに よりノードnd62をVSSレベルに引き下げるか、もしくは 高抵抗状態にする回路である。このPD62はP型MOS (MP6 8) とN型MOS (MN71, MN72) で構成される。MP68のソース はVDD電源に接続され、MP68のゲートはインバータINV13 の出力に接続され、MP68のドレインはMN71のソースとMN 72のドレインに接続される。MN70のソースはVSS電源に 接続され、MN72のゲートはインバータINV13の出力に接 続され、MN72のドレインはMP68のドレインとMN71のソー スに接続される。MN71のソースはMN72のドレインとMP68 のドレインに接続され、MN71のゲートはVDD電源に接続 され、MN71のドレインはP型MOS (MP74) のゲートとP型M OS (MP66) のドレインとP型MOS (MP62) のソースに接続 される。プルアップ回路(PU61)は、入力信号レベルに よりノードnd63をVDDレベルに引き上げるか、もしくは 高抵抗状態にする回路である。このPU61はN型MOS (MN6 7) とP型MOS (MP69, MP70) で構成される。MN67のソース はVSS電源に接続され、MN67のゲートは入力に接続さ れ、MN67のドレインはMP69のソースとMP70のドレインに 接続される。MP70のソースはVDD電源に接続され、MP70 のゲートは入力に接続され、MP70のドレインはMN67のド レインとMP69のソースに接続される。MP69のソースはMP 70のドレインとMN67のドレインに接続され、MP69のゲー トはVSS電源に接続され、MP69のドレインはN型MOS (MN7 3) のゲートとN型MOS (MN65) のドレインとN型MOS (MN6 1) のソースに接続される。プルアップ回路 (PU62) は、入力信号レベルによりノードnd64をVDDレベルに引 き上げるか、もしくは高抵抗状態にする回路である。こ のPU62はN型MOS (MN68)とP型MOS (MP71, MP72)で構成 される。MN68のソースはVSS電源に接続され、MN68のゲ ートはインバータINV13の出力に接続され、MN68のドレ

インはMP71のソースとMP72のドレインに接続される。MN 72のソースはVDD電源に接続され、MP72のゲートはインバータINV13の出力に接続され、MP72のドレインはMN68のドレインとMP71のソースに接続される。MP71のソースはMP72のドレインとMN68のドレインに接続され、MP71のゲートはVSS電源に接続され、MP71のドレインはP型MOS(MN74)のゲートとN型MOS(MN66)のドレインとN型MOS(MN62)のソースに接続される。

【0070】N型MOS (MN63) のソースはVBGNに接続さ れ、MN63のゲートはN型MOS (MN64)のドレインとN型MOS (MN66)のソースに接続され、MN63のドレインはMN73の ソースとN型MOS (MN65) のソースとMN64のゲートに接続 されている。MN64のソースはVBGNに接続され、MN64のゲ ートはMN63のドレインとMN65のソースに接続され、MN64 のドレインはMN74のソースとMN66のソースとMN63のゲー トに接続されている。MN73のドレインはVSSに接続さ れ、MN73のゲートはMP69のドレインとMN65のドレインに 接続され、MN73のソースはMN63のドレインとMN65のソー スに接続されている。MN74のドレインはVSSに接続さ れ、MN74のゲートはMP71のドレインとMN66のドレインに 接続され、MN74のソースはMN64のドレインとMN66のソー スに接続されている。MN65のゲートはVSSに接続され、M N65のソースはMN63のドレインとMN64のゲートに接続さ れ、MN65のドレインはMP69のドレインとMN73のゲートと N型MOS (MN61)のソースに接続されている。MN66のゲー トはVSSに接続され、MN66のソースはMN64のドレインとM N63のゲートに接続され、MN66のドレインはMP71のドレ インとMN74のゲートとN型MOS (MN62)のソースに接続さ れている。MN61のゲートはインバータINV14の出力とP型 MOS (MP61) のゲートとに接続され、MN61のソースはMN6 5のドレインとMP69のドレインとMN73のゲートに接続さ れ、MN61のドレインはMP61のドレインと出力に接続され ている。MN62のゲートはインバータINV15の出力とP型MO S(MP62)のゲートとに接続され、MN62のソースはMN66 のドレインとMP71のドレインとMN74のゲートに接続さ れ、MN62のドレインはMP62のドレインに接続されてい る。P型MOS (MP63) のソースはVBGPに接続され、MP63の ゲートはP型MOS (MP64)のドレインとP型MOS (MP66)の ソースに接続され、MP63のドレインはMP73のソースとP 型MOS (MP65) のソースとMP64のゲートに接続されてい る。MP64のソースはVBGPに接続され、MP64のゲートはMP 63のドレインとMP65のソースに接続され、MP64のドレイ ンはMP74のソースとMP66のソースとMP63のゲートに接続 されている。MP73のドレインはVDD電源に接続され、MP7 3のゲートはMN69のドレインとMP65のドレインに接続さ れ、MP73のソースはMP63のドレインとMP65のソースに接 続されている。MP74のドレインはVDD電源に接続され、M P74のゲートはMN71のドレインとMP66のドレインに接続 され、MP74のソースはMP64のドレインとMP66のソースに 接続されている。MP65のゲートはVDD電源に接続され、M P65のソースはMP63のドレインとMP64のゲートに接続され、MP65のドレインはMN69のドレインとMP73のゲートとMP61のソースに接続されている。MP66のゲートはVDD電源に接続され、MP66のソースはMP64のドレインとMP63のゲートに接続され、MP66のドレインはMN71のドレインとMP74のゲートとMP62のソースに接続されている。MP61のゲートはインバータINV14の出力とMN61のゲートとに接続され、MP61のソースはMP65のドレインとMN69のドレインとMP73のゲートに接続され、MP61のドレインはMN61のドレインと出力に接続されている。MP62のゲートはインバータINV15の出力とMN62のゲートとに接続され、MP62のソースはMP66のドレインとMN71のドレインとMP74のゲートに接続され、MP62のドレインはMN62のドレインに接続されている。INV15はインバータINV13の出力に接続されている。INV15はインバータINV13の出力に接続されている。

【〇〇71】ここで各MOSの基板電位について説明する。MP63,MP64の基板電位はVBGPである。MP67,MP68,MP73,MP74,MP70,MP72の基板電位はVDDである。MN63,MN64の基板電位はVBGNである。MN67,MN68,MN73,MN74,MN70,N72の基板電位はVSSである。MP61の基板電位はMP61のソース電位と等しく、MP62の基板電位はMP62のソース電位と等しく、MP65の基板電位はMP65のソース電位と等しく、MP69の基板電位はMP66のソース電位と等しく、MP71の基板電位はMP71のソース電位等しい。MN61の基板電位はMN61のソース電位と等しく、MN65の基板電位はMN65のソース電位と等しく、MN65の基板電位はMN65のソース電位と等しく、MN65の基板電位はMN65のソース電位と等しく、MN66の基板電位はMN66のソース電位と等しく、MN66の基板電位はMN66のソース電位と等しく、MN671の基板電位はMN69のソース電位と等しく、MN71の基板電位はMN71のソース電位等しい。

【 O O 7 2】また、MP61, MP62, MP56, MP66, MN51, MN62, MN 65, MN66は標準しきい値MOSで構成しても良いが、低しきい値MOSで構成されることが低電圧動作の観点から望ましい。また、MP61, MN61, MP62, MN62のみ低しきい値化しても効果的である。ここで、標準しきい値MOSのしきい値電圧はたとえば0.35Vであり、低しきい値MOSのしきい値電圧はたとえば0.25Vである。また、上記低しきい値MOSの代用として上記標準しきい値MOSのゲート長と比べて相対的に短いゲート長の標準しきい値MOSを用いることも効果がある。これは、ゲート長が短くなることで実効的にしきい値電圧が小さくなることを用いている。この場合、使用するMOSが標準しきい値MOSのみで良いため、製造コストが低く抑えられる効果がある。

【0073】図17は図16に示した実施例の各ノードにおける動作波形を示した図である。まず、入力INがVSSレベルからVDDレベルへ変化する場合について説明する。このとき、MP67とMP70がオフし、MN67とMN70がオンするので、ノードnd69とnd71はVSSレベルになる。入力INを受けるインバータINV13の出力はVSSレベルになるため、MN68とM72がオフしMP68とMP71がオンとなる。そのた

め、ノードnd70とnd72はVDDレベルになる。ノードnd72 がVDDレベルになると、MP72がオン状態になるのでnd64 はVDDレベルになる。ノードnd64がVDDレベルになると、 MN66がオフすると共にMN74がオンし、ノードnd68がVSS レベルになる。ノードnd68がVSSレベルになるとMN63が オンし、ノードnd67がVBGNレベルになる。ノードnd67が VBGNレベルになるとMN64がオフしてnd68はVSSレベルが 確定する。また、ノードnd67がVBGNレベルになるとMN65 がオン状態にあることから、ノードnd63がVBGNレベルに なる。このとき、MP69はソースとゲート電位が共にVSS であり、ドレインがVBGNレベルにあることからオフ状態 となり、MN73もソースとゲートがVBGNレベルになり、ド レイン電位がVSSであるのでオフする。一方、PD61中の ノードnd69がVSSレベルになると、MN69がオン状態にな りノードnd61がVSSレベルになる。ノードnd61がVSSレベ ルになるとMP73がオンするのでnd65はVDDレベルにな る。ノードnd65がVDDレベルになると、MP64がオンしnd6 6がVBGPレベルになる。このとき、PD62中のノードnd70 はVDDレベルになっているのでMV71がオフ状態となると ともに、オン状態のMP66を通じてノードnd62はVBGPレベ ルになりMP74はオフとなる。したがって、nd66のVBGPレ ベルは確定する。ノードnd61がVSSレベルに、ノードnd6 2がVBGPレベルに、ノードnd63がVBGNレベルに、ノードn d64がVDDレベルになるときには、インバータINV14の出 カノードnd73はVSSレベルに、インバータINV15の出力ノ ードnd74はVDDレベルになっている。そのため、MP61とM N62がオフし、MP62とMN61がオンするので、出力値はVBG Nレベルになる。このとき、各MOSのソース-ドレイン 間、ソース-ゲート間、ゲート-ドレイン間の印加電圧 は、VBGPが2VDD、VBGNが-VDDであることを考えるとVDD である。そのため、薄膜MOSの耐圧は保証される。

【0074】次に、入力INがVDDレベルからVSSレベルへ 変化する場合について説明する。このとき、MP67とMP70 がオンし、MN67とMN70がオフするので、ノードnd69とnd 71はVDDレベルになる。入力INを受けるインバータINV13 の出力はVDDレベルのため、MN68とMN72がオンしMP68とM P71がオフとなる。そのため、ノードnd70とnd72はVSSレ ベルになる。ノードnd71がVDDレベルになると、MP69が オン状態になるのでnd63はVDDレベルになる。ノードnd6 3がVDDレベルになると、MN65がオフすると共にMN73がオ ンし、ノードnd67がVSSレベルになる。ノードnd67がVSS レベルになるとMN64がオンし、ノードnd68がVBGNレベル になる。ノードnd68がVBGNレベルになるとMN63がオフし てnd67はVSSレベルが確定する。ノードnd68がVBGNレベ ルになるとMN66がオン状態にあることから、ノードnd64 がVBGNレベルになる。このとき、MP72はソースとドレイ ンがVSSレベルにあることからオフ状態になる。ノードn d68とノードnd64とがともにVBGNレベルになるとMN74が オフする。一方、PD62中のノードnd70がVSSレベルにな ると、MN71がオン状態にあるため、ノードnd62はVSSレ

ベルになる。ノードnd62がVSSレベルになるとMP66のゲ ートがVDDであるのでMP66はオフするとともにMP74がオ ンするので、nd66はVDDレベルになる。ノードnd66がVDD レベルになると、MP63がオンしnd65がVBGPレベルにな る。このとき、PD61中のノードnd69がVDDレベルになっ ているのでMN69がオフ状態となると同時に、オン状態の MP65を通じてノードnd61はVBGPレベルになる。その結果 MP73はオフとなる。したがって、nd65のVBGPレベルは確 定する。ノードnd66がVDDレベルになるとMN66はオフす るのでnd62のVSSレベルは確定する。ノードnd61がVBGP レベルに、ノードnd62がVSSレベルに、ノードnd63がVDD レベルに、ノードnd64がVBGNレベルになるときには、イ ンバータINV14の出力ノードnd73はVDDレベルに、インバ ータINV15の出力ノードnd74はVSSレベルになっている。 そのため、MP61とMN62がオンし、MP62とMN61がオフする ので、出力値はVBGPレベルになる。このとき各MOSのゲ ート-ソース間およびゲート-ドレイン間およびソース-ドレイン間の印加電圧値は、VBGPが2VDD、VBGNが-VDDで あることを考えるとVDDである。そのため、薄膜MOSの耐 圧は保証される。

【0075】本実施例は、高振幅信号へのレベル変換に、低い耐圧の薄膜MOSのみで構成された回路を用いていることが特徴である。そのため、テクノロジーが進歩した場合に、同一の回路構成でよいため、新たに設計しなおす必要が無く、設計期間の短縮が図れるという効果がある。

<実施例7>図18は図14に示したような電圧状況下で用いられるインバータの機能をもった回路を示す別の実施例を示している。本実施例は全て薄膜MOSで構成されていることが特徴である。そのため、本実施例は、VBGP電源電圧が2倍のVDD電圧以下で、かつ、VBGN電源電圧は、-VDD電圧以上である場合に用いることができる。本実施例の基本構成は、図14に示した実施例を薄膜化したものであるが、薄膜にするにあたり、耐圧をVDDに保証しなくてはならず、その保証のために、プルダウン回路(PD81,PD82)とプルアップ回路(PU81,PD82)と、低振幅信号のインバータ(INV16,INV17)を設けている。

【0076】各MOSの結線状況を説明する。プルダウン回路(PD81)はP型MOS(MP88)とN型MOS(MN90, MN91)で構成される。MP88のソースはVDD電源に接続され、MP88のドレインはMN91のソースとMN90のドレインに接続される。MN90のソースはVSS電源に接続され、MN90のゲートは小振幅信号の入力inに接続され、MN90のゲートは小振幅信号の入力inに接続され、MN90のドレインはMP88のドレインとMN91のソースはMN90のドレインとMP88のドレインに接続される。MN91のソースはMN90のドレインとMP88のドレインに接続され、MN91のゲートはVDD電源に接続され、MN91のドレインはP型MOS(MP83)のドレインとP型MOS(MP81)のソースに接続される。プルダウン回路(PD82)はP型MOS(MP89)とN型MOS(MN92, MN93)で構成される。MP89のソースはVDD電源に

接続され、MP89のゲートは小振幅信号を受けるインバー タINV16の出力に接続され、MP89のドレインはMN93のソ ースとMN92のドレインに接続される。MN92のソースはVS S電源に接続され、MN92のゲートは小振幅信号を受ける インバータINV16の出力に接続され、MN92のドレインはM P89のドレインとMN93のソースに接続される。MN93のソ ースはMN92のドレインとMP89のドレインに接続され、MN 93のゲートはVDD電源に接続され、MN93のドレインはP型 MOS (MP86) のドレインとP型MOS (MP87) のソースに接 続される。プルアップ回路(PU81)はN型MOS(MN88)と P型MOS (MP90, MP91) で構成される。MN88のソースはVSS 電源に接続され、MN88のゲートは小振幅信号の入力inに 接続され、MN88のドレインはMP91のソースとMP90のドレ インに接続される。MP90のソースはVDD電源に接続さ れ、MP90のゲートは小振幅信号の入力inに接続され、MP 90のドレインはMN88のドレインとMP91のソースに接続さ れる。MP91のソースはMP90のドレインとMN88のドレイン に接続され、MP91のゲートはVSS電源に接続され、MP91 のドレインはN型MOS (MN82)のドレインとN型MOS (MN8 1) のソースに接続される。プルアップ回路 (PU82) はN 型MOS (MN89)とP型MOS (MP92,MP93)で構成される。MN 89のソースはVSS電源に接続され、MN88のゲートは小振 幅信号を受けるインバータINV16の出力に接続され、MN8 9のドレインはMP93のソースとMP92のドレインに接続 される。MP92のソースはVDD電源に接続され、MP92のゲ ートは小振幅信号を受けるインバータINV16の出力に接 続され、MP92のドレインはMN89のドレインとMP93のソー スに接続される。MP93のソースはMP92のドレインとMN89 のドレインに接続され、MP93のゲートはVSS電源に接続 され、MP93のドレインはN型MOS (MN86)のドレインとN 型MOS (MN87) のソースに接続される。

【 O O 7 7 】 P型MOS (MP82) はゲートとソースが結線さ れてP型MOS (MP83) のソースと、P型MOS (MP84) のゲー トに接続される。MP82のドレインはMP83のゲートと共に VDD電源に接続される。MP83のゲートは、MP82のドレイ ンと共にVDD電源に接続され、MP83のソースはMP82のゲ ートとソースおよびMP84のゲートに接続される。MP83ド レインは、MN91のドレインとP型MOS (MP81)のソースに 接続される。MP81のゲートはMN81のゲートともにINV16 の出力に接続される。MP81のドレインはMN81のドレイン と共に大振幅信号INに接続される。MP84のソースはVBGP 電源に接続され、MP84のゲートはMP82のゲートとソース 及びMP83のソースに接続される。MP84のドレインはP型M OS (MP85) のソースとゲートに接続されると共にP型MOS (MP86) のソースに接続される。MP85のゲートとソース は結線され、MP84のドレインおよびMP86のソースに接続 される。MP86のソースはMP84のドレインおよびMP85のゲ ートとソースに接続される。MP86のゲートはMP85のドレ インと接続されると共に、VDD電源に接続される。MP86 のドレインはMN93のドレインおよびMP87のソースに接続 される。MP87のゲートはMN87のゲートと共にINV17の出力に接続され、MP87のドレインはMN87のドレインと共に出力OUTに接続される。MP87のソースは、MN93のドレインおよびMP86のドレインに接続される。

【0078】N型MOS (MN82) はゲートとソースが結線さ れてN型MOS (MN83) のソースと、N型MOS (MN84) のゲー トに接続される。MN82のドレインはMN83のゲートと共に VSS電源に接続される。MN83のゲートは、MN82のドレイ ンと共にVSS電源に接続され、MN83のソースはMN82のゲ ートとソースおよびMN84のゲートに接続される。MN83ド レインは、MP91のドレインとMN81のソースに接続され る。MN81のゲートはMP81のゲートともにINV16の出力に 接続される。MN81のドレインはMP81のドレインと共に大 振幅信号INに接続される。MN84のソースはVBGN電源に接 続され、MN84のゲートはMN82のゲートとソース及びMN83 のソースに接続される。MN84のドレインはN型MOS(MN85) のソースとゲートに接続されると共にN型MOS (MP86)の ソースに接続される。MN85のゲートとソースは結線さ れ、MN84のドレインおよびMN86のソースに接続される。 MN86のソースはMN84のドレインおよびMN85のゲートとソ ースに接続される。MN86のゲートはMN85のドレインと接 続されると共に、VSS電源に接続される。MN86のドレイ ンはMP93のドレインおよびMN87のソースに接続される。 MN87のゲートはMP87のゲートと共にINV17の出力に接続 され、MN87のドレインはMP87のドレインと共に出力OUT に接続される。MN87のソースは、MP93のドレインおよび MN86のドレインに接続される。

【0079】ここで各MDSの基板電位について述べる。MP81の基板電位はMP81のソースと等しく、MP83とMP82の基板電位はMP82のソースと等しく、MP84の基板電位はVBGP電位に等しく、MP85とMP86の基板電位はMP85のソース電位に等しく、MP87の基板電位はMP87のソース電位と等しく、MP91の基板電位はMP91のソース電位と等しく、MP93の基板電位はMP93のソース電位と等しく、MP88, MP89, MP90, MP92の基板電位はVDD電位と等しい。MN81の基板電位はMN81のソースと等しく、MN83とMN82の基板電位はMN82のソースと等しく、MN84の基板電位はVBGN電位に等しく、MN85とMN86の基板電位はMN85のソース電位と等しく、MN97の基板電位はMN87のソース電位と等しく、MN97の基板電位はMN91のソース電位と等しく、MN93の基板電位はMN93のソース電位と等しく、MN88, MN89, MN90, MN92の基板電位はVSS電位と等しい。

【0080】また、MP81, MP83, MP86, MP87, MN81, MN83, MN86, MN87は標準しきい値MOSで構成しても良いが、低電圧動作の観点から低しきい値MOSで構成することが効果的である。また、MP81, MN81, MP87, MN87のみ低しきい値化しても効果がある。ここでも、標準しきい値MOSのしきい値電圧はたとえば0.35Vであり、低しきい値MOSのしきい値電圧はたとえば0.25Vである。また、上記低しきい値MOSの代用として上記標準しきい値MOSのゲート長と比

べて相対的に短いゲート長の標準しきい値MOSを用いることも効果がある。これは、ゲート長が短くなることで実効的にしきい値電圧が小さくなることを用いている。この場合、使用するMOSが標準しきい値MOSのみで良いため、製造コストが低く抑えられる効果がある。

【0081】図19は図18に示した実施例の各ノードにお ける動作波形を示した図である。この回路においては、 大振幅入力信号INと小振幅入力信号inのハイレベルおよ びロウレベルの組み合わせに制限がある。これは、図18 に記載の実施例において、構成する薄膜MOSの最大印加 電圧をVDDに抑えるために必須である。まず、小振幅入 力信号inがVSSレベルであり、大振幅入力信号INがVBGP レベルにある場合について説明する。このときPD81にお いて、MP88がオンしMN90がオフするのでノードnd89はVD Dレベルになる。これと同時に、PU81においては、MN88 がオフしMP90がオンするので、ノードnd90はVDDレベル になる。ノードnd90がVDDレベルになると、MP91がオン しているのでノードnd82はVDDレベルになる。このと き、INV16の出力ノードnd93はVDDレベルにあり、大振幅 入力信号INがVBGPレベルにあるので、MN81はオフし、MP 81はオンする。その結果、ノードnd81はVBGPレベルにな る。このときMP83もゲート電圧がVDDであるためオン状 態となり、ノードnd85 もVBGPレベルになる。ノードnd8 5 がVBGPレベルになると、MP84がオフする。一方、ノー ドnd82がVDDレベルになると、MN82はオフとなりノードn d88はMN83によってVSSレベルになる。ノードnd88がVSS レベルになるとMN84がオンしてノードnd87がVBGNレベル になる。ノードnd87がVBGNレベルになるとMN86がオンし てノードnd84がVBGNレベルになる。さらに、PD82におい てはINV16の出力ノードnd93がVDDレベルになっているの で、MP89がオフしMN92がオンする。そのため、ノードnd 91はVSSレベルになる。ノードnd91がVSSレベルになると MN93がオンするので、ノードnd83はVSSレベルになる。 これと同時に、PU82においてはINV16の出力ノードnd93 がVDDレベルになっているので、MP92がオフしMN89がオ ンする。その結果、ノードnd92はVSSレベルになる。ノ ードnd92がVSSレベルになるとMP93がオフする。ノードn d83がVSSレベルになっているので、MP86はオフ状態にあ り、MP85によってノードnd86はVDDレベルになる。この ときINV17の出力ノードnd94はVSSレベルであるので、MN 87はオンして出力ノードOUTはVBGNレベルになり、MP87 はオフする。

【0082】次に、小振幅入力信号inがVDDレベルであり、大振幅入力信号INがVBGNレベルにある場合について説明する。このときPD81において、MP88がオフしMN90がオンするのでノードnd89はVSSレベルになる。ノードnd89がVSSレベルになると、MN91がオンしているのでノードnd81はVSSレベルになる。これと同時に、PU81においては、MN88がオンしMP90がオフするので、ノードnd90はVSSレベルになる。また、PD82においてはINV16の出力ノー

ドnd93がVSSレベルになっているので、MP89がオンしMN9 2がオフする。そのため、ノードnd91はVDDレベルにな る。これと同時に、PU82においてはノードnd93がVSSレ ベルになっているので、MP92がオンしMN89がオフする。 そのため、ノードnd92はVDDレベルになる。ノードnd92 がVDDレベルになるとMN93がオンするので、ノードnd84 はVDDレベルになる。このとき、INV16の出力ノードnd93 はVSSレベルにあり、大振幅入力信号INがVBGNレベルに あるので、MN81はオンし、MP81はオフする。その結果、 ノードnd82はVBGNレベルになる。このときMN83もオン状 態なので、ノードnd88 もVBGNレベルになる。ノードnd8 8 がVBGNレベルになると、MN84がオフする。ノードnd84 がVSSレベルになっているので、MN86はオフ状態にあ り、MN85によってノードnd87はVSSレベルになる。一 方、ノードnd81がVSSレベルになると、MP83はオフとな りノードnd85はMP82によってVDDレベルになる。ノードn d85がVDDレベルになるとMP84がオンしてノードnd86がVB GPレベルになる。ノードnd86がVBGPレベルになるとMP86 がオンしてノードnd83がVBGPレベルになる。このときIN V17の出力ノードnd94はVDDレベルであるので、MP87はオ ンして出力ノードOUTはVBGPレベルになり、MN87はオフ する。

【0083】本実施例においては、すべてのMOSについて、ソース-ドレイン、ドレイン-ゲート、ゲート-ソース間の各電圧は最大VDDとなる。したがって、高振幅信号を扱うにもかかわらず、構成するMOSはすべて耐圧の低い薄膜のMOSで構成することが可能となる。薄膜MOSは低電圧でも高速に動作するため、本実施例は低電圧下でも動作できる効果がある。そのため本実施例は、高振幅信号へのレベル変換に、低い耐圧の薄膜MOSのみで構成された回路を用いていることが特徴である。したがって、テクノロジーが進歩した場合に、同一の回路構成でよいため、新たに設計しなおす必要が無く、設計期間の短縮が図れるという効果がある。

<実施例8>図20は図1に示したレベル変換回路の変形例である。この回路は、入力側の電源遮断時に不定信号が入力することによる貫通電流を避けるための制御方法として、レベル変換部と遷移検出回路にスイッチを設けていることが特徴である。図1と異なる点は、リセット回路RSCを構成するPMOS MP11 と入力部のNANDの代わりに、レベル変換部LSCにPMOS MP101 によるスイッチと、遷移検出回路TDにNMOSMN101 をそれぞれ設け、リセット時のレベル確定用にPMOS MP102 を設けて構成されていることである。なお、この実施例には、VDD電源の更なる低電圧化に有効な対策として、インバータINV25とインバータINV27でそれぞれ独立にi1、/i1に接続している。これにより、容量素子を効率良く駆動する効果がある。この方法は、本実施例のみに適用できるのではなく、前出の図1の実施例にも適用可能である。

【0084】さらに、接地レベル (VSS、VSSQ) の接続

方法が異なり、遷移検出回路TDより後段で接地レベルは VDDQに対する接地レベルVSSQになっている。これは、比較的ノイズ量の多いVSSQと内部回路の接地レベルVSSとをレベル変換部の相補出力部にてレベルを整合する構成である。これによりレベル変換回路のノイズ耐性が高まる効果がある。この方法も、本実施例のみに適用できるのではなく、前出の図1の実施例、図4の実施例にも適用できる。その他のレベル変換部LSCの構成と遷移検出回路TDの構成は図1の実施例と同一である。

【0085】ここではリセット信号の制御についてのみ説明する。リセット信号/RESがHIの場合、MP101、MN101は共にオンであり、MP102はオフであるため、レベル変換部LSCおよび遷移検出回路TDは図1の実施例における/RESが日ウになると、MP101、MN101は共にオフとなり、MP102はオンするので、出力はロウに固定される。このとき、レベル変換部LCおよび遷移検出回路TDはスイッチMOSでオフになっているため、VDD側が遮断されることで入力信号が中間値をとっても、レベル変換部および遷移検出回路に貫通電流が流れる心配はない。

【0086】ここで、レベル変換部にPMOSのスイッチを備えることの利点を説明する。PMOSのスイッチを備える利点は、NMOSのスイッチよりも構成面積が小さくできることである。レベル変換部は、NMOSサイズをPMOSサイズに比較して大きくする必要があり、NMOSスイッチを設置する場合は非常に大きな面積を必要とするからである。また、NMOSスイッチを設けると、電源遮断時にレベル変換部の内部ノードは、リーク電流によりVDDQ側へ浮き上がることが予想される。そのため、薄膜MOSを一部使用している本レベル変換回路は、電源遮断時に薄膜MOSの耐圧を超えてしまう恐れがある。PMOSスイッチにすれば、内部のノードが電源遮断時にフローティングになっても、VDDQを超えて上昇することは考えられず、通常動作で耐圧が保証されていれば、電源遮断時の耐圧も保証できるからである。

【0087】遷移検出回路TDはNMOSスイッチを設けているが、これは、リセット信号で出力をロウレベルに固定するためである。リセット信号でハイレベルに固定するのであれば、PMOSスイッチとし、MP102が接続されているノードにNMOSでプルダウンしても良い。

[0088]

【発明の効果】本実施例では、レベル変換部を2種の酸化膜厚のMOSで構成し、耐圧の低い薄膜MOSへの印加電圧を緩和するための耐圧緩和用MOSに低しきい値MOSを用いることで、入力信号の電源電圧が1V以下といった低い値に設定されても高速に変換できる効果がある。また、耐圧緩和用MOSのゲートを変換時に昇圧する回路を設けることで、入力信号がさらに低電圧化した場合でも高速に変換できる効果がある。さらに、波形整形部TDはレベル変換回路の差動出力のうち、早く遷移する信号を検知し

て、後段に論理が変換したことが伝達できるので、信号 の高速伝達が可能となる効果がある。

【図面の簡単な説明】

【図1】第1の実施例を示す図。

【図2】本明細書で用いるMOSFETの記号を説明する図。

【図3】第1の実施例における主要ノードの動作波形を示す図。

【図4】第2の実施例を示す図。

【図5】第2の実施例における主要ノードの動作波形を 示す図。

【図6】図1のレベル遷移検出回路の動作波形を示す図。

【図7】レベル遷移検出回路の別の実施例を示す図。

【図8】図7のレベル遷移検出回路の主要ノードの動作 波形図。

【図9】第2の実施例の主要部を説明する図。

【図10】電源VBGPと電源VSS間を遷移する信号を電源V BGPと電源VBGN間を遷移する信号に変換するレベル変換 回路の1実施例を説明する図。

【図11】図10のレベル変換回路の実施例における主要ノードの動作波形を示す図。

【図12】電源VBGPと電源VSS間を遷移する信号を電源V BGPと電源VBGN間を遷移する信号に変換するレベル変換 回路の別実施例を説明する図。

【図13】図12のレベル変換回路の実施例における主

【図2】

図2

	P型MOS	N型MOS	P類MOS	N#MOS		
厚膜MOS (高附近)	٩Ľ	-8戊	鱼	-0 r (
薄膜MOS (低耐圧)	杠	⊣ 戊	X	X		
	標準關係	南MOS	低開植MOS			

要ノードの動作波形を示す図。

【図14】電源VBGPと電源VBGN間を遷移する信号を伝達 するインバータの1実施例を示す図。

【図15】図14のレベル変換回路の実施例における主要ノードの動作波形を示す図。

【図16】電源VDDと電源VSS間を遷移する信号を電源VB GPと電源VBGN間を遷移する信号に変換するレベル変換回 路の1実施例を説明する図。

【図17】図16のレベル変換回路の実施例における主要ノードの動作波形を示す図。

【図18】電源VBGPと電源VBGN間を遷移する信号を伝達 するインバータの別の実施例を示す図。

【図19】図18のレベル変換回路の実施例における主要ノードの動作波形を示す図。


【図20】図1のレベル変換回路の変形例を示す実施例の図。

【符号の説明】

MP…P型MOSトランジスタ、MN…N型MOSトランジスタ、LS C…レベル変換部、TD…遷移検出回路、RSC…リセット回路、GBST…ゲートブースト回路、LKP…リーク保証回路、SL…スレーブラッチ回路、INV…インバータ、RSFF …RS・フリップ・フロップ回路、ORND…論理和と論理否定積の機能を有する複合ゲート、ND…論理否定積回路、PD…プルグウン回路、PU…プルアップ回路。


【図3】


図3




[図1] (図4)

図1









【図11】

図11

【図12】

図12







VDD VS8 VBGP VBGN ۲




図15






【図16】

図16




【図17】




【図18】

図18




【図19】



【図20】

図20



フロントページの続き

(51) Int. Cl. ⁷

識別記号

FΙ

(参考)

HO3K 19/0185

(72)発明者 柳沢 一正

東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 Fターム(参考) 5F038 CA06 EZ20

5F048 AB04 AC03 BB16

5F064 BB07 BB19 BB30 CC12 DD33

GG00

5J056 AA11 BB07 CC00 CC14 CC21

CC29 DD13 DD16 DD29 DD51

EE06 EE11 FF07 FF08 GG09

KK01